АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Под аналого-цифровыми преобразователями (АЦП) понимают устройства, позволяющие осуществить переход от информации в ана­логовой форме к информации в цифровой форме. Эти преобразова­тели широко используют для ввода в ЭВМ аналоговых данных, при цифровом измерении аналоговых сигналов, для перехода к цифро­вым сигналам в цепях автоматического регулирования и т. п. Вме­сте с ЦАП рассматриваемые преобразователи начинают использо­ваться в системе обработки данных, построенных на базе микро­процессоров.

В микроэлектронных АЦП входным сигналом является напря­жение, выходным — соответствующее ему значение цифрового (обычно двоичного) кода. Структурная схема АЦП в общем виде показана на рис. 6.11. В рассматриваемом преобразователе происхо­дит квантование входного напряжения на конечное число дискрет­ных уровней.

Основные параметры АЦП: разрядность, точность преобразова­ния, зависящая от шага квантования и ошибок, вносимых основны­ми узлами АЦП, а также время преобразования, необходимое для представления мгновенного значения аналогового сигнала в цифро­вой форме.

Состав АЦП в отличие от ЦАП может изменяться в значи­тельной степени в зависимости от метода преобразования и способа его реализации. Наибольшее распространение получили три основ­ных метода: последовательного счета, поразрядного кодирования и считывания.

Метод последовательного счета основан на уравновешивании входной величины суммой одинаковых и минимальных по величине эталонов. Момент уравновешивания определяется с помощью одного сравнивающего устройства, а количество эталонов, уравновешиваю­щих входную величину, подсчитывается с помощью счетчика.

                               

Рис. 6.11. Структурная схема АЦП

Рис. 6.12. АЦП последова­тельного счета с ЦАП в цепи обратной связи

Метод поразрядного кодирования (уравновешивания) преду­сматривает наличие нескольких эталонов, обычно пропорциональных по величине степеням числа 2, и сравнение этих эталонов с анало­говой величиной.
Сравнение начинается с эталона старшего разря­да. В зависимости от результата этого сравнения формируется зна­чение старшего разряда выходного кода. Если эталон больше входной величины, то в старшем разряде ставится 0 и далее про­изводится уравновешивание входной величины следующим по зна­чению эталоном. Если эталон равен или меньше входной величины, то в старшем разряде выходного кода ставится 1 и в дальнейшем производится уравновешивание разности между входной величиной и первым эталоном.

Метод считывания подразумевает наличие 2n — 1 эталонов при «-разрядном двоичном коде. Входная величина одновременно сравнивается со всеми эталонами. В результате преобразования по­лучается параллельный код в виде сигналов на выходах 2™ — 1 схем сравнения (компараторов).

Рассмотрим примеры АЦП, реализованных в микроэлектронном исполнении.

Схема АЦП последовательного счета с ЦАП в цепи обратной связи показана на рис. 6.12. По сигналу «Пуск» на вход счетчика начи­нают подаваться импульсы генератора тактовой частоты. По мере поступления этих импульсов растет входной код ЦАП и повышает­ся напряжение на его выходе (Uцап). Оно подается на компаратор вместе с UВх. В момент, когда указанные напряжения сравнивают­ся, компаратор срабатывает и прекращает работу счетчика. На вы­ходах счетчика устанавливается код, являющийся цифровым экви­валентом входного сигнала. Погрешность преобразования зависит от значения ступеней UЦап, погрешности в их формировании и ошибки компаратора в определении равенства Uвх и Uцап. Время преобразования непостоянно и зависит от UВх.

Одной из разновидностей АЦП последовательного счета, харак­теризующейся повышенной точностью, является преобразователь с промежуточным преобразованием во временной интервал с двой­ным интегрированием.

Рис. 6.13. АЦП с двойным инте­грированием:

а — функциональная схема; б — вре« менные диаграммы работы

Поясним принцип действия такого преобразователя, схема ко­торого и временные диаграммы работы показаны на рис. 6.13.




Импульс запуска через Т1 открывает ключ K1 и Uвх подается на вход интегратора Ин. Напряжение интегратора вместе с постоян­ным напряжением U0 подаются на входы компаратора СС. В мо­мент t1, когда Uин становится равным U0, с СС подается сигнал на триггер Т3, он перебрасывается и открывает устройство совпадения, через которое на счетчик СТ2 начинают поступать импульсы такто­вой частоты. Интегрирование ведется до момента tz, когда счетчик переполняется, сбрасывается в исходное состояние и выдает сигнал на триггеры Т1 и Т2. При этом К1 закрывается, а K2 открывается, и на вход ин­тегратора подается Uon, имею­щее полярность, обратную Uвх. Напряжение на выходе инте­гратора начинает падать. В мо­мент tз, когда UИн станет рав­ным Uо, с компаратора по­ступает сигнал, который при­водит Т12 и Т3 в исходное со­стояние. При этом Uоп от­ключается от входа интегра­тора и работа счетчика пре­кращается. На нем будет за­писан код



Где Тт — период тактовой частоты; n — число разрядов в счетчике.

В рассмотренной схеме за счет использования одних и тех же узлов на обоих этапах интегрирования Uвх и Uon исключаются по­грешности в формировании линейно-изменяющегося напряжения, ошибки в срабатывании компаратора, погрешности в стабильности источника тактовой частоты. К недостаткам преобразователя можно отнести невысокое быстродействие.



Рис. 6.14. АЦП поразрядного кодирования

Дня построения преобразователей с более высоким быстродей­ствием используется метод поразрядного кодирования. Схема одно­го из вариантов подобного преобразователя приведена на рис. 6.14. При подаче импульса запуска триггер старшего разряда Тп устанавливается в состояние 1, а остальные триггеры (Тп-1 — Т1) — в О одновременно записывается 1 в старший разряд регистра сдвига. В первом такте работы на компаратор подаются UBX и U3n, снимаемое с выхода ЦАП и соответствующее 1 старшего разряда. Если UBS.>Uэn, на выходе СС сигнала не будет и в старшем раз­ряде (Тп) сохранится 1.


Если Uвх<Uэп, то СС выдает сигнал, ко­ торый через компаратор вернет Тп в состояние 0. Одновременно произойдет сдвиг 1 в регистре в (n — 1) разряд, что обеспечит пода­чу эталонного напряжения UЭ(n-1) с ЦАП на СС. Далее процесс преобразования идет аналогично. В результате преобразования UЕХ уравновешивается суммой эталонных напряжений, снимаемых с ЦАП:



где ai — коэффициенты 1 и 0 в разрядах выходного кода, снимае­мого с триггеров Тп — Т1; U3i — эталонное напряжение ЦАП, соот­ветствующее г-разряду.

В рассмотренном АЦП время преобразования постоянно и опре­деляется числом разрядов и тактовой частотой TПр=n/fт. Погреш­ность преобразования зависит от ошибок ЦАП и чувствительности СС. Имеются более сложные модификации рассмотренного преобра­зователя, которые характеризуются повышенным быстродействием и точностью.



Рис. 6.15. АЦП, построенный по методу считывания

 

Наибольшим быстродействием обладают преобразователи, по­строенные по методу считывания. Пример такого преобразования показан на рис. 6.15. В этом преобразователе 2n — 1 опорных на­пряжений формируются с помощью резистивного делителя. Каждое из опорных напряжений подается вместе с UBX на соответствующий компаратор. Срабатывают лишь те компараторы, у которых UВх> >U0ni. Результат сравнения через фиксирующие триггеры подается на шифратор, преобразующий его в код. Преобразование произво­дится за два такта, время преобразования 10 — 100 не. Недостаток этого преобразователя в большом числе компараторов, которое быстро возрастает с ростом числа разрядов n.

 



Рис. 6.16. Компаратор напряжения 240СА1

Как видно из рассмотренных схем преобразователей, нашедших применение на практике, в их состав входят различные аналоговые и цицЬровые узлы. В настоящее время отечественная промышлен­ность выпускает для построения АЦП наборы микросхем. Из набо­ров можно строить различные по точности и быстродействию пре­образователи. Для построения аналоговых частей преобразователей можно использовать микросхемы серий 240, 252, а также 228, 265 и др.



Серия 240 включает кроме цифровых микросхем набор схем, предназначенных для построения десятиразрядных АЦП с диапазо­ном входных напряжений +5 В и временем преобразования до 100 икс. В серию входят шесть типов аналоговых микросхем: 240СА1, 240УД1, 240КН1, 240КН2, 240КНЗ, 240ЕН1.

240СА1 (рис. 6.16) — компаратор, который предназначен для сравнения двух напряжений, имеет следующие параметры: разре­шающая способность не ниже 2 мВ, входное сопротивление 1 МОм, напряжение смещения нуля на входе менее 2 мВ, максимальное значение сравниваемых напряжений 5 В, ток нагрузки до 12 мА, скорость нарастания выходного напряжения не менее 10 В/мкс.

240УД1 рис. 6.17,а — операционный усилитель. Имеет коэффи­циент усиления при разомкнутой цепи обратной связи не ниже 8000 в полосе частот более 100 кГц, входное сопротивление 1 МОм, входной ток не более 1,5 мкА, напряжение смещения нуля на входе до 2 мВ, максимальное выходное напряжение 5 В, ток нагрузки не более 5 мА, скорость нарастания выше 2,1 В/мкс. Схема включения усилителя показана на рис. 6.17,6.

240КН1, 240КН2 — аналоговые ключи, соответственно на 1 и 3 канала, предназначенные для подключения на выход положительно­го или отрицательного эталонного напряжения в зависимости от входных сигналов.

Принципиальная схема одного канала ключа 240К.Н2 приведе­на на рис. 6.18. При подаче на вывод 20 потенциала 1, а на вывод 17 — 0, на выводе 35 формируется положительное эталонное напря­жение, а на выводе 3 — напряжение, близкое к 0. Если сигналы на выводах 20 и 17 поменять на противоположные, то на выводе 3 появится отрицательное эталонное напряжение, а на выводе 35 — напряжение, близкое к 0.

Погрешности передачи эталонных напряжений при переклюпе-нии (+0,5 В) и токах нагрузки от 0 до 0,5 мА составляют +2 5 (240КН1А), ±5 (240КН1Б) и ±10 мВ (240КН2).

240КНЗ — четырехразрядный коммутатор, предназначенный для подключения на выход напряжений +5 В в зависимости от уровней управляющих сигналов. Принципиальная схема одного разряда ком­мутатора показана на рис. 6.19.


При подаче на вывод 18 потенциа­ла 1, а на вывод 19 — 0 ключ открывается и сигнал с вывода 17 проходит на вывод 20. При смене потенциалов на выводах 18 и 19 ключ закрывается и цепь передачи сигналов между выводами 17 и 20 разрывается. Коммутатор имеет остаточное напряжение на открытом ключе не более 1 мВ при сопротивлении менее 100 Ом, ток утечки в закрытом состоянии менее 100 нА, время включения не более 1 мкс.

240ЕН1 (рис. 6.20,а) — стабилизатор напряжения ±5 В, обеспе­чивающий нестабильность выходного напряжения не более 0,06 %, ток нагрузки по каждому из двух выходов 25 мА. Источники опор­ных напряжений собраны на внешних стабилитронах, выходные на­пряжения регулируются резисторами R3, Rs (рис. 6.20,6).



Рис. 6.17. Операционный усилитель 240УД1

Микросхемы серии 240 работают от источников питания +9 В+10 % и ±5 В+10 %. Эта серия разработана для построе­ния АЦП поразрядного кодирования и последовательного счета с двойным интегрированием. В качестве примера на рис. 6.21 пока­зана структурная схема АЦП поразрядного кодирования, построен­ного на базе серии 240 с использованием матрицы 301НС1.



Рис. 6.18. Один канал анало­гового ключа 240КН2

 

Добавление резнстивной матрицы в состав серии, например 301НС1, значительно расширяет ее функциональные возможности — матрица может быть использована для построения АЦП других ти­пов, а также ЦАП.



Рис. 6.19. Один разряд ком­мутатора 240КНЗ

Другим набором микросхем, предназначенным для построения АЦП (и ЦАП), является серия 252, состоящая из семи типов ми­кросхем: 252СА1, 252УД1, 252КН1, 252ПА1, 252ПА2, 252ПАЗ, 252ПН1.



Рис. 6.20. Стабилизатор напряжения 240ЕН1: о — принципиальная схема; б - схема включения

252СА1 — три компаратора (рис. 6.22), имеющие разрешающую способность не ниже 2 мВ, скорость нарастания выходного напря­жения более 30 В/мкс при напряжении входного сигнала 10 мВ. Компаратор может включаться как с высоким входным сопротив­лением через эмиттерные повторители Т1, Т$ (выводы 2 и 3), так и с низким — при подаче сигналов на базы транзисторов Т2, Г4 (вы­воды 1, 4).



252УД1 — два операционных усилителя (рис. 6.23) со следую­ щими параметрами: коэффициент усиления не менее 7000 при полосе частот до 1 МГц, входное сопротивление до 0,9 МОм, входной ток не более 0,1 мкА, напряжение смещения нуля менее 3 мВ, скорость нарастания выходного напряжения до 5 В/мкс. За счет изменения параметров внешних элементов R1, R2, С1, C2 (рис. 6.23,6) можно изменять частотную зависимость коэффициента усиления и получить полосу частот до 5,5 МГц (при малом сигнале).

252КН1 — четырехканальный коммутатор (рис. 6.24), предназна­ченный для коммутации сигналов с частотой до 60 МГц, имеет коэффициент передачи сигнала 0,8, отношение коэффициентов пере­дачи открытого и закрытого ключа — 40 дБ, максимальный комму­тируемый ток 2 мА. Коммутатор работает от источников питания±6 В+10 %. Управляющие сигналы подаются на выводы 2, 5, 8, 11, при этом коммутируются цепи соответственно между выводами 4 — 25, 7 — 22, 10 — 19, 13 — 16.

Остальные микросхемы, входящие в серию 252, были описаны в § 6.1.

Основные направления развития АЦП — повышение быстродей­ствия основных . узлов, в частности, компараторов до 10 — 15 не, повышение их точности до 0,05 — 0,005 %, увеличение разрядности преобразователей до 12 — 16, использование микропроцессоров в пре­образователях. Заметим, что одновременная реализация высоких требований по точности и быстродействию затруднена, поэтому создаваемые микроэлектронные АЦП (как и ЦАП) можно разде­лить на три основные группы — общего применения, быстродейст­вующие и прецизионные.



Рис. 6.21. Многоканальный десятиразрядный АЦП поразряд­ного кодирования



Рис. 6.22. Один канал компаратора напряже­ния 252СА1:

а — принципиальная схема; б — схема включения

Более подробно сведения о ЦАП и АЦП на микросхемах мож­но получить в [17, 29, 30, 33].



Рис. 6.23. Один канал ОУ 252УД1:

а — принципиальная схема; б — схема включения



Рис. 6.24. Коммутатор 252КН1

ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Под цифроаналоговыми преобразователями (ЦАП) по­нимают устройства, позволяющие осуществить переход от инфор­мации в цифровой форме к информации в аналоговой форме. Эти преобразователи широко используют в системах цифровой обработ­ки данных, в устройствах управления, для вывода информации из ЭВМ и передачи ее на исполнительные устройства и т. п.

В ЦАП входным сигналом является цифровой код в различных системах счисления, а выходным — соответствующее ему значение аналоговой величины в виде напряжения постоянного тока, времен­ного интервала и т. п. В ЦАП, построенных на микросхемах, в ка­честве входного сигнала чаще всего используют двоичный позицион­ный код или построенный на его основе десятичный код. Выходным сигналом является напряжение постоянного тока. Подобные ЦАП и будут рассмотрены далее.

Цифроаналоговое преобразование состоит в суммировании эта­лонных значений напряжения, соответствующих разрядам входного кода, причем в суммировании будут участвовать только те этало­ны, для которых в соответствующих разрядах стоит единица. Структурная схема ЦАП в общем виде показана на рис. 6.1. Для ЦАП выходное напряжение определяется следующим образом:

где Uon — опорное (эталонное) значение напряжения; йь Ь2, ..., Ьп — коэффициенты двоичных разрядов, принимающие значе­ния 0 или 1.

Основными параметрами ЦАП являются:

1. Разрешающая способность, определяемая количеством двоич­ных разрядов входного кода и характеризующаяся возможным ко­личеством уровней аналогового сигнала.

Рис. 6.1. Структурная схе­ма ЦАП

2. Точность, определяемая наибольшим значением отклонения аналогового сигнала от расчетного. Она обычно выражается в виде половины уровня сигнала, соответствующего младшему значащему разряду (МЗР). Суммарная ошибки, вносимая элементами ЦАП, не должна превышать указанную погрешность квантования.

3. Нелинейность, характеризующаяся максимальным отклоне­нием линейно-нарастающего выходного напряжения от прямой ли­нии, соединяющей точки нуля и максимального выходного chi нала (обычно не выше +1/2 значения МЗР).

4. Время преобразования (установления), определяемое интер­ валом времени от момента подачи цифрового сигнала до момента достижения выходным сигналом установившегося значения.

Как правило, ЦАП содержит резистивную матрицу, с помощью которой формируются выходные сигналы, пропорциональные вход­ному коду; набор токовых ключей, реализующих коэффициенты двоичных разрядов; выходной усилитель и источник опорного ста­билизированного напряжения. Кроме того, обычно в схему вклю­чают устройство, обеспечивающее согласование входа ЦАП с циф­ровыми микросхемами.

Рассмотрим принципы построения основных узлов ЦАП.

Резистивная матрица может иметь различную структуру. Один из ее вариантов (с весовыми резисторами) показан на рис. 6.2,а. Здесь каждому разряду соответствует свой разрядный ток I1, I2, ..., 1п. Эти токи задаются с помощью матрицы резисторов, со­противления которых удваиваются при переходе от старшего раз­ряда к младшему. Основной недостаток рассмотренной структуры — широкий диапазон сопротивлений и их высокая требуемая точность, особенно при большом числе разрядов входного кода. Другой ва­риант резистивной матрицы (с резистивной сеткой R — 2R), полу­чивший широкое распространение, показан на рис. 6.2,6. Здесь используются резисторы только двух номиналов. Формирование тока, соответствующего данному разряду, в этой схеме осуществ­ляется как за счет последовательных, так и параллельных цепей сопротивлений. При переходе от старшего разряда к младшему ток изменяется в два раза (как и в схеме, показанной на рис. 6.2,а). Токовые ключи, предназначенные для коммутации элементов резистивной матрицы, должны иметь высокое быстродействие и не вносить заметных погрешностей в разрядные токи. Ключи для быстродеиствующих ЦАП строятся обычно на биполярных транзисто­рах и диодах, для преобразователей среднего и низкого бьгтподей-ствия широко применяются ключи на КМДП-транзнсторах характеризующихся малым потреблением энергии.



Рис. 6.2. Резистивные матрицы:



а — с весовыми резисторами; б — с резистивной сеткой R = 2R



Рис. 6.3. Варианты полупроводниковых ключей:

a - на биполярных транзисторах и диодах; б - на КМДП транзис­торах

Один из вариантов ключа на биполярных полупроводниковых приборах показан на рис. б.З.а. Если на цифровой вход подан сиг нал 0, транзисторы Tit T2 и диод Д, закрыты и ток выходной шины течет через открытый транзистор Та. При подаче на вход сигнала 1 транзисторы Тг, Т2 и диод Д, открываются, а диод Д2 закрывается и отключает выходную шину. Транзистор T3 все время открыт по этому через резисторы матрицы течет постоянный ток Этим дости гается отсутствие отрицательного влияния на быстродействие по стоянных времени эмиттерных цепей и постоянных времени завися­щих от сопротивлений матрицы.

Вариант ключа на КМДП-транзисторах показан на оис 6.3,6 В этой схеме транзисторы Т, — Т3 служат для согласования с ми­кросхемами на входе ЦАП, транзисторы Г4 — Т7 используются для управления ключевыми транзисторами Т8 — Тв, которые подкчючают разрядные токи резистивной матрицы к одной из двух выходных шин. Через транзистор Т3 осуществляется положительная обратная связь для уменьшения времени переключения (до 500 не)



Рис. 6.4. Восьмиразрядный преобразователь двоичного кода в ток 252ПА1

Выходным усилителем обычно служит ОУ, который суммирует разрядные токи. Напряжение на выходе ОУ пропорционально вход­ному коду:



где Roy — сопротивление обратной связи ОУ; N — входной код.

Рассмотренные основные узлы ЦАП выпускаются отечественной промышленностью в виде отдельных микросхем и в комплекте Отдельные резистивные матрицы содержатся в микросхемах К228ПП1, К265ПП1-7 разрядов, К252ПН1 - 10 разрядов К304ИД1, 3, 5-5, 7, 9 разрядов, 301НС1 — 10 разрядов и др.

 



Рис. 6.5. Восьмираз­рядный преобразова­тель двоичного кода в напряжение

Ключи в виде многоканальных коммутаторов содержатся в ми­кросхемах: К190КТ1 (5 каналов), К190КТ2 (4 канала) 240КШ (1 канал), 240КН2 (3 канала), 240КНЗ (4 канала), К252КТ1 (4 канала), К594КТ1 (4 канала) и др.



В качестве усилителя можно использовать ОУ серий 140, 153, 240, 252 и др. Стабилизированные источники напряжения содержат­ся в сериях 142, 240, 275 и т. п.

Отечественная промышленность выпускает микросхемы серии К252, которые можно использовать для построения ЦАГГ К252ПА1 К252ПА2, К252ПАЗ, К252ПН1.

Микросхема К252ПА1 — восьмиразрядный преобразователь дво­ичного кода в ток — содержит резистивную матрицу с весовыми резисторами и ключи на биполярных транзисторах и диодах. Схема преобразователя показана на рис. 6.4. Входной код подается на выводы 2, 4, 5, 6, 8, 9, 10, 12. С выводов 17, 19, 20, 21, 23, 24, 25, 27 снимаются разрядные токи. Их величина составляет от 2 5 (для первого разряда) до 0,019 мА (для восьмого). Входное напря­жение не менее 2,4 В. Относительная погрешность не более +0,4 %

Микросхема К252ПА2 подобна микросхеме К252ПА1, но отли­чается полярностью выходного тока опорного источника напряже­ния и включением диодов. Для того чтобы на базе указанных ми­кросхем построить преобразователь код — напряжение, на выходе нужно подключить ОУ, как показано на рис. 6.5.

Десятиразрядный преобразователь двоичного кода в ток можно построить на двух микросхемах — К252ПАЗ (рис. 6.6) и К252ПН1 (рис. 6.7). В первую входят резистивная матрица с весовыми рези­сторами и диодные ключи, во вторую — схемы управления ключа­ми. Функциональная схема ЦАП на базе указанных микросхем приведена на рис. 6.8. Относительная погрешность этого преобразо­вателя не более ±0,1 %.



Рис. 6.6. Резистивная матрица 252ПАЗ

Рассмотренные преобразователи построены по гибридной тех­нологии. В последние годы все большее внимание уделяется ЦАП выполненным на базе полупроводниковой технологии с использова­нием тонкопленочных резисторов на кристалле. Примером такого преобразователя является десятиразрядный ЦАП — микросхема К572ПА1А, содержащая матрицу резисторов и ключи на КМДП-транзисторах. Принципиальная схема преобразователя показана на рис. 6.9.


В схеме использована матрица с резистивной сеткой R—2R с резисторами двух номиналов R1 — R9, R22=10 кОм±30 % R10 — R21 = 20 кОм±30 %. Параметры преобразователя: Eи п=15 В Uоп = 10,24 В, U'вх>2,4 В, U°Вх<0,8 В. По входам ЦАП согласо­аан с ТТЛ микросхемами. Нелинейность не более +0,8 % от полной шкалы, время установления входного тока Tуст — 5 мкс. Имеются разновидности этой микросхемы: К572ПА1Б, К572ПА1В, К572ПА1Г, имеющие соответственно 9, 8 и 7 разрядов.



Рис. 6.7. Схема управления 252ПН1

Схемы преобразователя код — напряжение, выполненные на базе микросхем К572ПА1А, показаны на рис. 6.10. В первом случае (а) выходное напряжение однополярное, во втором (б) — двуполяр-ное. Значения выходного напряжения в рассматриваемых схемах при различных входных кодах показаны в табл. 6.1.

Опорное напряжение в обеих схемах может выбираться разной полярности. Это позволяет использовать схему на рис. 6.10,а как двухкаадрантный преобразователь, а схему на рис. 6.10,6 — как че­ты рехквадрантный.

Таблица 6.1

Входной код	Схема (рис. 6. 10, а)	Схема (рис. 6.10,6)
1111111111	-Uоп(1-2-10)	-Uоп(1-2-10)
1000000001	-U0п(1/2+2-10)	-Uон (2-l0)
1000000000	— U0П /2	0
0111111111	-Uon (1/2-2-10)	+Uоп(2-10)
0000000001	-Uон (2-l0)	+Uon(l-2-10)
0000000000	0	+Uоп

Рис. 6.8- Десятиразрядный преобразователь двоич­ного кода в напряжение



Рис. 6.9. Десятиразрядный ЦАП К572ПА1А

Другим примером ЦАП, выполненного на базе полупроводнико­вой технологии, служит двенадцатиразрядный преобразователь К594ПА1, содержащий резистивную матрицу, биполярные токовые ключи и ОУ. Он имеет меньшее, чем у рассмотренного выше пре­образователя время установления Густ = 3,5 мкс.

Перспективы развития ЦАП: уменьшение Густ до десятых до­лей микросекунд и менее в результате повышения быстродействия ключей и уменьшения времени установки ОУ; повышение точности преобразователя (до 0,05 — 0,003%) за счет улучшения качества резистивных матриц, ключей, стабильности источника опорного на­пряжения и увеличения разрядности преобразователя (до 14 — 16).



Рис. 6.10. Варианты построения преобразователей двоичного кода в напряжение на базе микросхем К572ПА1А.

а — двухквадрантный преобразователь; б — четырехквадрантный преобразо­ватель

ЦИФРОВОЙ ЧАСТОТОМЕР С ДИНАМИЧЕСКОЙ ИНДИКАЦИЕЙ

Частотомер разработан инж. Земцовым О. Б. и отмечен дипломом на Всесоюзной выставке научно-технического творчества молодежи в 1980 г.

В частотомере использован метод измерения частоты путем подсчета импульсов контролируемой частоты за фиксированный интервал времени. Он предназначен для измерения частоты коле­баний синусоидальной и прямоугольной формы. Частотомер (без устройства питания) собран на 27 микросхемах (в основном серии 155), восьми транзисторах и газоразрядной индикаторной сегмент­ной панели ГИП-11. Схема частотомера приведена на рис. 7.9.

Прибор работает следующим образом. Необходимый фиксиро­ванный интервал времени формируется с помощью кварцевого ге­нератора (1000 кГц) и делителя частоты, построенных на логиче­ских элементах (микросхема D1 и счетчики D2 — D7). В зависимо­сти от положения переключателя Sa, на вход счетного триггера 010,1 поступает сигнал с выхода одного из счетчиков D4 — D7. При этом фиксированный интервал времени счета будет составлять со­ответственно 1, 10, 100 или 1000 мс.

Сигнал измеряемой частоты через усилитель-ограничитель D8.I и формирователь DILI подается на один из входов элемента И — НЕ (D8.2). На второй его вход поступает разрешающий сиг­нал с триггера D10.1.

Управление триггером D10.1 осуществляется тактовым гене­ратором построенным на логических элементах D9.1, D9.2, кон­денсаторе С2 и резисторах Я4 — Яэ- Сигнал тактового генератора дифференцируется цепью Rz, C3 и подается на вход R триггера DW 2 При этом триггер D10.1 подготавливается к срабатыванию от первого импульса, поступающего с делителя частоты через пе­реключатель S2. При прохождении этого импульса триггер D10.2 срабатывает и обеспечивает подачу импульсов контролируемой ча­стоты через D8.2 на вход двоично-десятичных четырехразрядных счетчиков D12 — D19. С приходом второго импульса с делителя ча- . стоты триггер D10.1 возвращается в исходное состояние и блоки­руется до поступления следующего разрешающего сигнала с так­тового генератора.
В частотомере предусмотрены периоды выдачи этих сигналов (через 2, 4, 16, 30 с), выбор которых осуществляет­ся переключателем S1.

С выходов счетчиков сигналы подаются на входы коммутато­ров восьми каналов на один со стробированием (D20 — D23), ко­торые управляются тактирующим кодом со счетчика D4. При по­даче на входы Хю, Хп, Х12 коммутаторов тактирующего кода 1—2 — 4 к выходу каждого из них подключается сигнал одного из восьми входов, номер которого соответствует десятичному экви­валенту тактирующего кода. Сигналы с одноименных входов всех коммутаторов подаются на преобразователь D25 двоичного кода з код необходимый для управления сегментами индикатора. В ча­стотомере использована динамическая индикация, поэтому инфор­мация о состоянии одного из счетчиков D12 — D19 с выходов пре­образователя через согласующие транзисторы (D26 — D27) подается параллельно на соответствующие катоды индикаторов всех разря­дов Управление зажиганием нужного разряда осуществляется с помощью дешифратора D24. Его выходы соединены с базами ключей T1 — T8 нагруженных на аноды индикаторов. При поступ­лении тактирующего кода 1 — 2 — 4 на входы дешифратора на од­ном из его выходов в каждый момент времени присутствует ло­гическая 1 которая закрывает соответствующий ключ. На коллек­торе закрытого транзисторного ключа появляется напряженке, почти равное напряжению источника питания, что создает условия для зажигания нужного разряда индикатора.

ч ппибоое можно использовать любой источник питания, обеспечивающий напряжение 4-5 В±10 % при токе 0,75 А и-f 200 В (схемы источников питания на рис. 7.9 не показаны).

Частотомер измеряет частоту до 10 МГц. Погрешность изме­рения зависит от стабильности резонатора и погрешности дискрет­ности Относительная погрешность дискретности при максимальной частоте — 10-7. Число разрядов индикатора восемь. Использование динамической индикации позволило значительно снизить количест­во соединительных проводов, идущих от дешифраторов к индика­торам.

ФОРМИРОВАТЕЛИ И ГЕНЕРАТОРЫ ИМПУЛЬСОВ

Формирователи предназначены для получения импульсов опре­деленной формы и длительности.

Формирователи типа триггера Шмитта, с помощью которых получают прямоугольные импульсы, могут выполняться как на го­товых микросхемах, содержащихся в некоторых сериях (см. § 4.3), так и на базе элементов И — НЕ и ИЛИ — НЕ с использованием навесных элементов. На рис. 7.5,а приведен пример подобного устройства, преобразующего синусоидальный сигнал в прямо­угольные импульсы. Положительная обратная связь, создающая крутые фронт и срез выходных импульсов, вводится включением резистора между выходом второго и входом первого инвертора. Входное напряжение в этом формирователе подается через допол­нительный резистор сопротивлением 470 Ом. Диоды, подключен­ные ко входу первого инвертора, ограничивают значение входного напряжения.

Вариант построения триггера Шмитта без дополнительных ре­зисторов показан на рис. 7.5,6. Устройство содержит предвари­тельный усилитель (левые инверторы) и RS-триггер (правые ин­верторы). Предварительный усилитель улучшает фронт и срез формируемого напряжения и управляет триггером, с выхода ко­торого снимают прямоугольные импульсы.

Формирователь коротких импульсов на элементах И — НЕ приведен на рис. 7.5,0. На входы элемента 4 поданы взаимно-ин­версные сигналы со входа и выхода цепи инверторов. Сигнал 0 на выходе элемента 4 появляется только в том случае, когда сигнал на входе элемента 1 переходит из 0 в 1. При этом, пока пеое-ключаются элементы 1 — 3, на оба входа элемента 4 будут поданы единичные сигналы. Длительность выходного импульса формиро­вателя можно изменять числом последовательно включенных ин­верторов (их число обязательно должно быть нечетным).

Формирователь длинных импульсов на элементах ИЛИ — НЕ показан на рис. 7.5,г. В исходном положении сигнал на выходе элемента 2 равен 0, так как на его вход через открытый транзи­стор эмиттерного повторителя подается положительный потенциал. При подаче на вход элемента 1 кратковременного положительного импульса отрицательный скачок напряжения передается через кон­денсатор на эмиттерный повторитель и далее на вход элемента 2. На его выходе установится сигнал 1, который по цепи обратной связи будет удерживать элемент 1 в состоянии 0, даже если входной импульс закончится.
Формирователь будет в таком со­ стоянии до тех пор, пока напряжение на конденсаторе не достиг­нет порога срабатывания транзистора. После этого выходной сиг­нал элемента 1 станет равным 1, а сигнал элемента 2 — 0. Рас­смотренная схема позволяет получить длительность выходного импульса более 10 с.

Рис 7.5. Формирователи импульсов на микросхемах:

a, б — формирователи прямоугольных импульсов; в — формирователь ко­потких импульсов; г - формирователь длинных импульсов; д, е«-формиро­ватели с запуском от механических переключателей

Для радиолюбительской практики представляют интерес фор­мирователи с запуском от механических контактов, например кнопки. Особенностью управления от механического переключателя является появление в момент переключения дребезга контактов (многократного перехода в течение малого промежутка времени от замкнутого состояния к разомкнутому и обратно). Это может вызвать появление вместо необходимого одиночного импульса пачки импульсов, приводящих к сбою в работе устройства.

Простейший формирователь перепада потенциала, построенный на элементах И — НЕ показан на рис. 7.5Д Нулевой потенциал, прилагаемый с помощью переключателя к одному из входов триггера, опрокидывает его. Причем при каждом срабатывают переключателя триггер реагирует только, на первое замыкание со­ответствующей контактной пары и последующий дребезг уже не изменяет его состояния.

Для ликвидации дребезга может использоваться конденсатор, который при замыкании кнопки быстро заряжается и при по­следующем дребезге контактов практически не пропускает тогс из-за большой постоянной времени. На рис. 7.5,е показана схема формирователя импульсов с использованием конденсатора.



Рис. 7.6. Генераторы импульсов:

а — с использованием кольца из нечетного числа логических инверторов; б, в — с RC-времязадающими цепями; г — с многофазными выходами

Генераторы импульсов могут быть построены по схеме с обрат­ной связью (рис. 7.6, а), с использованием кольца из нечет­ного числа логических инверторов.


При этом возникает режим автоколебаний с частотой, определяемой суммарной задержкой распространения сигнала в инверторах. Частоту на выходе этого устройства можно понизить, если использовать шунтирование вы­ходов микросхем конденсаторами. Для регулировки длительности импульсов можно также использовать шунтирование одного или нескольких микросхем конденсатором и резистором. Пример гене­ратора прямоугольных импульсов с времязадающей цепью RC по­казан на рис. 7.6,6. При использовании микросхем К511ЛА1, если С — 300 пФ R=25 кОм, длительность импульсов составляет 10 мс. На рис 7.б,б представлена схема генератора, в котором можно менять Длительность импульсов (с помощью R2. С1, С2) и их скваж­ность (Ri). Если С,=1 мкФ, С2=0,5 мкФ, R1=15 кОм, R2=45 кОм. длительность импульса будет 5 мкс.

Следует учитывать, что генераторы, подобные приведенным на рис. 7.6,а — в, не отличаются высокой стабильностью.

В ряде случаев для управления требуются генераторы с мно­гофазными выходами. Пример такого генератора показан на рис 76г Выходы регистра через элемент ИЛИ — НЕ соединяют с его последовательным входом. При наличии на одном из выходов регистра 1 в регистр будет записываться 0. После появления 1 на последнем выходе регистра на входе элемента ИЛИ — НЕ появят­ся 0, что приведет к записи в регистр 1. На выходе регистра вновь появится последовательность импульсов, при которой 1 будет каждый раз только на одном выходе. Устройство совпадения на выходах регистра используется для синхронизации с целью пред­отвращения наложения выходных импульсов.

В практике радиолюбителей при создании электронных часов широко применяют генераторы секундных и минутных импульсов.



Рис. 7.7. Генераторы се­кундной и минутной по­следовательности им­пульсов:

а — на микросхемах К176ИЕ5, К176ИЕЗ, К176ИЕ4; б — на микросхеме К.176ИЕ12

Для создания таких генераторов целесообразно использовать микросхемы К176ИЕ5 или К176ИЕ12. Принципиальные схемы приведены на рис. 7.7. Микросхема К176ЙЕ5 (рис. 7.7,а) состоит чз инвертора и трех делителей частоты, обеспечивающих деление в 512; 32 и 2 раза.


Общий коэффициент деления 32768. Это по­зволяет получить импульсы частотой следования 1 Гц при исполь­зовании часовых кварцевых резонаторов с частотой 16384 или 32768 Гц. Для получения минутной последовательности импульсов производят деление секундной последовательности на 6 и на 10 с помощью микросхем К176ИЕЗ и 176ИЕ4. Инвертор используют как активный элемент задающего кварцевого генератора. Резона­тор, резисторы и конденсаторы — навесные, их подключают между выводами 9 и 10. Установку 0 всех делителей частоты осущест­вляют подачей положительного перепада на установочные входы 3 (К176ИЕ5) или 5 (К176ИЕЗ, К176ИЕ4). Для работы делителей необходимо эти выводы соединить с общим проводом.

Микросхема К176ИЕ12 имеет в своем составе четвертый де­литель на 60, позволяющий получать минутную последовательность импульсов (рис. 7.7,6).

Рассмотренные устройства требуют применения специальных кварцевых резонаторов.

Для радиолюбителей представляют интерес варианты исполь­зования кварцевых резонаторов и на другие частоты. Максималь­ная рабочая частота микросхем К176ИЕ5 и К176ИЕ12 1 МГц, сле­довательно, частота задающего генератора, определяемая используемым резонатором, должна быть не более 1 МГц. Если частота резонатора кратна 10, то можно получить частоту 1 Гц, используя микросхему К176ИЕ4. При частоте резонатора 100 кГц делитель реализуется на пяти микросхемах. Основные делители микросхем К176ИЕ5 или К176ИЕ12 при этом использовать нельзя. Если не­обходимо получить еще и минутную последовательность импульсов, то при микросхеме задающего генератора К176ИЕ5 придется вве­сти еще делитель на 60, как показано на рис. 7.7,а. Если задаю­щий генератор выполнен на микросхеме К176ИЕ12, то целесообраз­но использовать делитель на 60 этой микросхемы (вход 7, выход 10). В целом генератор на резонаторе 100 кГц реализуется на шести — восьми микросхемах.

Если имеющийся у радиолюбителя кварцевый резонатор не герметизирован, то в цепях сокращения числа микросхем изменить его частоту можно подточкой кварцевой пластины.


Так как дели­тели микросхем работают в двоичном коде, то наименьшее число разрядов делителя для получения секундной последовательности импульсов будет в том случае, когда частота кварцевого генерато­ра будет равна 2n, где n — число разрядов делителя. При частоте резонатора 32768 Гц необходимо 15 разрядов, при частоте 65536 Гц — 16, при частоте 131072 Гц — 17 разрядов делителя.



Рис. 7.8. Генераторы импульсов на микросхемах К176ИЕ5: а — секундной последовательности; 6 — минутной последовательности

Для получения минутной последовательности импульсов при одном и том же числе разрядов делителя частоту кварца нужно взять в 60 раз меньше. При 21 разряде счетчика частота резона­тора должна быть 34952 Гц, при 22 — 69905 Гц, при 23 — 139810 Гц и т. д. Если резонатор имеет частоту от 70 до 130 кГц, то под­точка должна производиться до частоты 131072 Гц (для секундной последовательности или до частоты 139810 Гц (для минутной по­следовательности). В этом случае делители должны иметь 17 или 23 разряда соответственно.

Схема генератора секундной последовательности импульсов на кварцевом резонаторе с частотой 131072 Гц, изготовленном из фильтрового резонатора на частоту 127 кГц, приведена на рис. 7.8,а. Генератор выполнен на микросхемах К176ИЕ5 и К176ТМ1, реали­зующих задающий генератор и делитель частоты с 17 разрядами. Вместо микросхемы К1761М1 можно применить микросхемы К176ТМ2, К176ТВ1, но схемы их включения другие.

Схема генератора минутной последовательности импульсов при использовании резонатора на частоту 139810 Гц и двух микросхем К176ИЕ5 приведена на рис. 7.8,6. Минутная последовательность импульсов снимается с выхода 4 второй микросхемы и подается на счетчик минут. Последовательности импульсов с частотами сле­дования 139810,9 и 4,5 Гц могут быть использованы для установки времени в различных вариантах часов, с частотой 273 Гц — для сигнального устройства будильника или для стробирования сиг­налов, подаваемых на жидкокристаллические индикаторы, с часто­той 0,53 Гц — в качестве тактовых импульсов в коммутаторе ча­сов с индикацией на одной лампе.

Различные варианты формирователей и генераторов приведены в [2, 35].

ФУНКЦИОНАЛЬНАЯ КЛАССИФИКАЦИЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ

Практические возможности интегральной технологии в настоя­щее время таковы, что большинство маломощных функциональных узлов РЭА может быть реализовано в виде микросхем. Однако промышленное производство микросхем определенного типа целе­сообразно лишь тогда, когда данный тип находит массовое приме­нение в РЭА. При малом объеме сбыта затраты на разработку и подготовку производства могут существенно повысить стоимость микросхемы и применение ее в аппаратуре окажется нецелесообраз­ным по экономическим причинам. Эти соображения обусловливают необходимость ограничения номенклатуры микросхем.

Следует отметить также, что микросхемы относятся к комплек­тующим изделиям: они не имеют самостоятельного функционально­го назначения, а применяются лишь в совокупности с другими изде­лиями как составные части более сложных и притом весьма разно­образных устройств. Поэтому круг требований к микросхемам со стороны потребителей оказывается чрезвычайно широким. Удовлет­ворение этих требований представляется трудной задачей, так как интегральные микросхемы отличаются большой сложностью и для их производства требуются уникальное оборудование, уникальные технологические процессы и высокая квалификация персонала.

Эффективное решение проблемы возможно лишь при плановом развитии номенклатуры микросхем и их стандартизации. Государ­ственные стандарты определяют функциональную классификацию и типы изделий, ряды разрешенных значений основных параметров изделий (параметрические ряды) и ряды габаритных и присоедини­тельных размеров, типов и размеров корпусов, значений питающих напряжений (размерные ряды).

Функциональная классификация интегральных микросхем опре­делена государственным стандартом ГОСТ 18682 — 73. Интегральные микросхемы по роду выполняемой функции разбиты на подгруппы (усилители, преобразователи, триггеры и т. д.), внутри каждой подгруппы микросхемы подразделены по виду выполняемой функ­ции (усилители высокой частоты, преобразователи фазы, триггеры RS и т.
д.). В соответствии с функциональной классификацией микросхемам присваивают определенные наименования.

Интегральные микросхемы выпускаются промышленностью в ви­де серий, включающих микросхемы, предназначенные для совместно­го использования в РЭА. Все микросхемы, входящие в одну серию, имеют один тип корпуса, одинаковые напряжения питания, показа­тели надежности, допустимые уровни воздействий.

При выборе микросхем для аппаратуры определенного типа необходимо руководствоваться не только функциональным назна­чением микросхемы, но и значениями параметров, характеризующих свойства микросхемы и режимы работы. Обычно указываются сле­дующие виды параметров: функциональные параметры микросхемы, характеризующие ее возможности; параметры рабочего режима, определяющие совокупность условий, необходимых для правильного функционирования микросхемы; допустимые уровни воздействий окружающей среды, не нарушающие нормального функционирова­ния микросхемы в пределах гарантированного ресурса; конструктив­ные параметры, характеризующие габаритные и присоединительные размеры.

Конкретные значения параметров и указания по применению приводятся в нормативно-технической документации на изделие и в справочниках. При решении вопроса о применении той или иной микросхемы в проектируемой аппаратуре необходимо исходить из ее параметров и указаний по применению, приведенных в указанной документации.

ГЕНЕРАТОР ТЕЛЕГРАФНЫХ ЗНАКОВ

Генератор разработан инженером Вычугжаниным С. А.

Генератор предназначен для формирования буквенных (рус­ских и латинских) и цифровых неповторяющихся текстов для обу­чения и совершенствования радиотелеграфистов.

Структурная схема генератора телеграфных знаков (ГТЗ) при­ведена на рис. 7.10. Она содержит следующие функциональные узлы:

генератор тактовых импульсов (ГТИ), синхронизирующий ра­боту ГТЗ и задающий скорость формирования текста;

комбинационное устройство, формирующее все виды элементов кода Морзе: точки, тире, паузы, разделы;

формирователь пауз и разделов, выполняющий деление эле­ментов текста на буквы и цифры;

формирователь регистра, обеспечивающий такие сочетания то­чек и тире которые свойственны только буквенному или цифро-вому тексту в зависимости от выбранного режима работы;

генератор шумоподобного сигнала (ГШС), предназначенный тя управления формирователями регистра, паузы и разделов и придающий текстам случайный, неповторяющийся характер.

Принципиальная схема ГТЗ показана на рис. 7.11.

Генератор тактовых импульсов построен на транзисторах T1 и Т2, резисторах R1 — R6 и конденсаторе С1.

Рис. 7.9. Принципиальная схема частотомера

Рис. 7.10. Структурная схема генератора телеграфных знаков

Частота ГТИ может регулироваться с помощью R1. Сжатость передаваемого текста из­меняется резистором R6.

С выхода ГТИ сигналы подаются на вход комбинационного устройства (элементы D2, D4.4, D10.1, D10.2, D13.1, D14.1, 014.4, 015). При передаче знаков импульсы ГТИ управляют триггером D13.1 через логический элемент D4.4. Триггер D10.2, на который также подаются импульсы ГТИ, блокирован сигналом, снимаемым с D10.1. Скорость выдачи сигналов выходным триггером D2 в этом случае максимальна. При формировании раздела между группами снимается запрет с входов 6 и 7 триггера D10.2, и он начинает работать в режиме деления частоты, что замедляет работу ГТЗ в 2 раза. При формировании точек отсутствуют управляющие сиг­налы на входах логических элементов D14.1, 014.4 и выходной триггер D2 повторяет работу триггера D13.1. При формировании тире подается сигнал на вход 13 D14.4. При этом поступление очередного тактового импульса на счетный вход триггера D15.2 вы­зовет его срабатывание и на выходе 13 появится низкий потенци­ал, запрещающий выключение выходного триггера D2. В следую­щем такте D2 остается в том же состоянии, поскольку на другой вход триггера будет подан запрещающий сигнал с D13.1.

Таким образом, выходной триггер будет находиться во вклю­ченном состоянии в течение трех тактов, что и требуется для фор­мирования тире. Для предотвращения сбоев в работе при фор­мировании тире с выхода 10 триггера D12.1 снимается сигнал на вход 13 элемента 014.4, что запрещает изменение его состояния.

При формировании паузы сигнал подается на вход 9 D14.1 и через триггер D15.1 выключает выходной триггер D2.

Работой комбинационного устройства управляет формирователь пауз и разделов, содержащий счетчики знаков и элементов. Счет­чик знаков выполнен на триггерах Об и D7.2. После окончания каждого пятого знака на выходе D7.2 появляется сигнал, который опрокидывает триггер D10.1, снимая запрет с триггера D10.2 и формируя раздел.

Счетчик элементов в знаке построен на триггерах D5 и D8. Он имеет коэффициент деления 5 — для формирования цифр (каж­дая цифра содержит пять элементов) и 4 — для формирования букв. Коэффициент деления изменяется при включении дополни­тельной обратной связи через логический элемент D4.3. Выходной триггер D2 подключается к счетчику, подсчитывается число пере­данных элементов и выдается команда на включение паузы. Счет­чик управляется с помощью элементов D9.2, D12.2. Переход от цифрового текста к буквенному, и наоборот, осуществляется с по­мощью переключателя S1.

Особенность работы при передаче букв состоит в том, что число элементов в букве произвольно, но не более четырех. Для придания буквенному тексту реальных статистических свойств к счетчику во время паузы подключается ГШС. При этом проис ходит многократное переполнение счетчика элементов, а в момент окончания паузы он останавливается в произвольном состоянии. Это состояние определяет число элементов в букве, равное остатку до заполнения счетчика. При этом буквы, содержащие 1, 2, 3 и 4 элемента, очевидно, распределяются равномерно. Как известно, алфавит содержит две одноэлементных буквы, четыре двухэле­ментных, восемь трехэлементных и 16 четырехэлементных.


Для того чтобы буквы равномерно распределялись в тексте (четырех-элементные встречались бы в 2 раза чаще трехэлементных и т. д.) сигнал с ГШС специально обрабатывается в одном из узлов фор­мирователя регистра — статистическом выравнивателе.

Статистический выравниватель построен на триггерах Dl, D3, D7.1 и логических элемента D4.1, D4.2, D9.L Выравниватель по­дает на счетчик элементы тактовой сетки с изменяющейся скваж­ностью, что обеспечивает нахождение счетчика в состоянии с боль­шим номером в 2 раза дольше, чем в состоянии с номером, мень­шим на единицу.

При генерации латинских текстов, используется формирователь, предназначенный для исключения из русского текста букв Ш, Ч, Ю, Я, отсутствующих в латинском. Формирователь состоит из ре­гистра сдвига, на который подается текст с ГШС, формирователя продвигающих импульсов D16.1, D17.1 и дешифратора нелатинских сочетаний D19.1, D21.1, D21.2. Дешифратор воздействует на уста­новочные входы первого и последнего триггеров регистра и кор­ректирует проходящую по регистру последовательность, исключая указанные буквы. Формирователь латинского текста включается переключателем S2 (одновременно включается длинный нуль при передаче цифрового текста).

При передаче цифр к элементу и 14.4 через 012.1 подклю­чается формирователь цифровых комбинаций, построенный на эле­ментах статистического выравнивателя, который переводится в данном случае в режим деления на 10 подачей сигнала на вход 5 D3. Формирователь цифровых комбинаций выдает последова­тельность точек и тире вида (1111100000111...). Счетчик элемен­тов разделяет эту последовательность на фрагменты по пять эле­ментов, представляющие собой цифры. Для того чтобы цифры не повторялись систематически, формирователь цифровых комбинаций устанавливается во время паузы в произвольное состояние при по­мощи ГШС. Элемент DILI производит опознавание таких внут­ренних состояний ГТЗ, которые предшествуют передаче 0 в циф­ровом тексте.


При необходимости передачи текста с коротким О выход DILI подключают к шине сброса счетчика элементов. При появлении состояния ГТЗ, соответствующего 0, этот счетчик сбра­сывается и на выходе формируется короткий 0.

Генератор шумоподобного сигнала состоит из генератора пи­лообразного напряжения и преобразователя напряжение — частота.

Он построен на элементах T4 — T8, R7 — R12, C2, C3. Переменная ча­стота подается на вход триггера D22.1, формирующего стандарт­ные импульсы. Поскольку моменты включения генератора произ­вольны, то и частота будет случайной.

С выхода комбинационного устройства D2 текст поступает на тональный манипулятор (D22.2 — D23). Задающий генератор выполнен на логических элементах D23.1 и D23.2, откуда напряже­ние звуковой частоты поступает на триггер D22.2. На выходе включены два инвертора, улучшающие качество манипулированно-го тонального сигнала за счет исключения щелчков.

Основные данные ГТЗ:

текст буквенный (русский, латинский) и цифровой (с длин­ным и коротким 0);

скорость передачи с разделом через пять знаков 5 — 40 групп в минуту;

длительность раздела — б точек;

пределы плавной регулировки паузы — 3 — 9 точек;

элементная база — серия микросхем 134;

напряжение питания — 3,5 — 5 В;

мощность потребления — менее 0,25 Вт;

время непрерывной работы от встроенного источника питания (элемент «Рубин») — не менее 100 ч;

габаритные размеры — 145X80X60 мм (со встроенным те­лефоном) ;

масса с источником питания — менее 0,5 кг.

Прибор имеет выход манипуляции и тональный, к которым подключают оконечные устройства. Предусмотрена регулировка скорости передачи разделов, пауз и тона.



Рис. 7.11. Принципиальная схема генератора телеграфных знаков

Гибридные интегральные микросхемы

Гибридные микросхемы изготавливают на диэлектрической под­ложке, их пассивные элементы R, С, L, межсоединения и контакт­ные площадки выполняют по пленочной технологии, т. е напыле­нием. Применяют групповой метод обработки, при котором на одну подложку наносят до 16 — 18 идентичных групп элементов и меж­соединений, затем подложку разрезают на части — платы каждая из которых содержит элементы и межсоединения одного функцио­нального узла.

Транзисторы для гибридных микросхем изготавливают отдель­но, в целях экономии объема в бескорпусном оформлении иногда в виде сборки. Их параметры имеют примерно те же численные зна­чения, что и у дискретных аналогов. Бескорпусные транзисторы защищают от воздействий внешней среды специальным влагостой­ким покрытием.

Монтаж транзистора 1 (рис. 1.13) на плате осуществляют тер­мокомпрессионной сваркой шариковых 3 или балочных 5 выводов с контактными площадками 2 либо с помощью проволочных вы­водов.

Общий вид платы гибридной микросхемы показан на рис 1 14 а, На диэлектрическую подложку наносят через трафарет резистивные полоски Ri, R2, Rз из высокоомного материала, затем через другой трафарет распылением металла, имеющего высокую электропровод­ность, наносят нижнюю обкладку О, конденсатора С, межсоедине­ния и контактные площадки 1 — 5. Далее через третий трафарет на­носят пленку диэлектрика конденсатора Д и, наконец, через четвер­тый трафарет наносят последний слой — верхнюю обкладку конден­сатора 02. Транзистор Т приклеивают к подложке и проволочными выводами подсоединяют к соответствующим контактным площадкам.

На рис. 1.14,6 показана принципиальная схема рассмотренного устройства. Оно функционально незавершено, поскольку может быть использовано (в усили­теле с общим эмиттером, в эмиттерном повторителе и т. п.) лишь при подключении к нему ряда внешних элементов. Та­кая функциональная незавер­шенность обычно возникает из-за трудностей выполнения некоторых элементов (напри­мер, катушек) в виде, при­годном для монтажа внутри микросхемы.
Иногда микро­ схему специально оставляют функционально незавершенной, чтобы расширить сферу ее использования.

Рассмотренная микросхема имеет один транзистор, один конденсатор и три резистора.

Выпускаемые промышленностью гибридные микросхемы во многих случаях значительно сложнее, число их элементов может достигать нескольких сотен.

Рис. 1.13. Монтаж бескорпусного транзистора в гибридной микро­схеме



Рис. 1.14. Плата гибридной микросхемы

Гибридные микросхемы могут выполняться и на основе толсто­пленочной технологии, более дешевой, но, как уже указывалось, менее совершенной. Подложка для толстопленочной микросхемы имеет размеры 16X10X1 или 10X10X1 мм и выполняется из высо­коглиноземистой керамики, имеющей хорошую адгезию к наносимым материалам. Элементами толстопленочной микросхемы являются резисторы и конденсаторы, их выполняют так же, как и межсоеди­нения, путем нанесения на поверхность подложки через сетчатый трафарет специальных проводящих, резистивных и диэлектрических паст, подвергаемых после нанесения термической обработке. Полу­чаемые таким образом резисторы могут иметь сопротивление от 5 Ом до 70 кОм с разбросом (после подгонки) до 1 %, при удель­ной мощности рассеяния до 0,5 Вт/см2. Конденсаторы имеют емкость рт 60 до 350 пФ, добротность до 50, пробивное напряжение до 150 В. Температурный коэффициент у резисторов ±5-10~4 град-1, конденсаторов 4-10~4 град-1. Бескорпусные транзисторы и диоды монтируют в толстопленочных гибридных микросхемах обычным способом.

ИНТЕГРАЛЬНАЯ МИКРОСХЕМА-СОВРЕМЕННЫЙ ФУНКЦИОНАЛЬНЫЙ УЗЕЛ РАДИОЭЛЕКТРОННОЙ АППАРАТУРЫ

Полевые и биполярные транзисторы, полупроводниковые диоды и резисторы, конденсаторы и прочие электронные приборы и радиодетали часто называют элементами радиоэлектронной аппара­туры (РЭА), или электрорадиоэлементами, так как они составляют основу функциональных структур, реализующих обусловленные на­значением аппаратуры алгоритмы формирования, преобразования хранения, обработки и воспроизведения сигналов.

Предприятия электронной промышленности выпускают типовые электрорадиоэлементы в широком ассортименте в качестве комплек­тующих изделий. Изготовление же аппаратуры заключается факти­чески в сборке ее из готовых электрорадиоэлементов с применением межсоединений и конструктивных элементов, обеспечивающих не­обходимое пространственное расположение частей аппаратуры, со­единение их в единую функциональную структуру, защиту от воз­действий окружающей среды и поддержание теплового режима. Отдельные группы электрорадиоэлементов, совместно выполняющие единую функцию, могут из технологических или эксплуатационных соображений объединяться при этом в конструктивно завершенные сборочные единицы, называемые функциональными узлами (рис. 1.1). Узлы в свою очередь могут объединяться в субблоки, субблоки — в блоки (см. гл. 8) и т. д.

 

Рис. 1.1. Функциональный узел                           Рис. 1.2. Интегральная микро­схема

В последние 20 лет получила широкое распространение иная технология изготовления функциональных узлов, при которой про­цессы изготовления входящих в узел электрорадиоэлементов и про­цессы объединения их в функциональную конструктивно завершен­ную структуру совмещаются. Эта технология получила название интегральной (от латинского integre — целый, неразрывно связан­ный). Функциональные узлы РЭА, изготовляемые методом инте­гральной технологии, были названы интегральными микросхемами (ИС) (рис. 1.2). Приставка «микро» подчеркивает характерную осо­бенность интегральной технологии — высокий уровень миниатюри­зации, достигаемый в ее изделиях.

Проблема миниатюризации традиционна для радиоэлектроники, но значение ее непрерывно растет по мере расширения областей применения РЭА, усложнения радиооборудования и повышения ответственности выполняемых им функций. Для функциональных узлов аппаратуры удобным показателем уровня миниатюризации является плотность упаковки, характеризуемая отношением числа элементов, содержащихся в узле, к объему, занимаемому узлом.

Опыт показал, что при сборке маломощных функциональных узлов из готовых электрорадиоэлементов не удается поднять плот­ность упаковки выше 2 эл/см3 даже при использовании самых ми­ниатюрных полупроводниковых приборов и пассивных элементов. Интегральная же технология позволяет получить в тысячи раз большую плотность упаковки при невысокой стоимости и большой надежности. Эта замечательная черта интегральной технологии, открывшая широкие возможности миниатюризации радиоэлектрон­ных изделий, и явилась причиной широкого и быстрого внедрения ИС в РЭА, где они в настоящее время стали основным типом функционального узла.

Переход от традиционных методов сборки функциональных узлов аппаратуры из готовых типовых электрорадиоэлементов к принципиально новой технологии, совмещающей процессы изго­товления элементов и процессы объединения их в конструктивно завершенную функциональную структуру, стал возможным лишь благодаря полупроводниковой технологии, освоившей значительное количество новых весьма эффективных приемов и процессов. Ре­зультаты этого перехода оказались столь существенными, что зна­меновали подъем всей электроники на качественно новый уровень, Появление ИС — это фактически создание новой, более совершенной элементной базы РЭА. Интегральная технология изменила представ­ление об оптимальных функциональных структурах радиоэлектрон­ных устройств и их функциональном базисе. Она вызвала к жизни новые принципы и способы конструирования аппаратуры, оказывает глубокое влияние на все этапы изготовления радиоэлектронных устройств и на способы их эксплуатации, невиданно расширяет сфе­ру их применения.Произошло формирование специальной отрасли электроники, разрабатывающей проблемы конструирования и про­изводства электронных изделий на базе интегральной технологии. Эта отрасль получила название микроэлектроники.

ЭЛЕКТРОННЫЕ ЧАСЫ

Серия К176 состоит из целого ряда микросхем, позволяющих создавать различные варианты часов от простейших до часов-бу­дильников на цифровых индикаторах с динамической индикацией.

Структурная схема простейших часов представлена на рис. 7.12. Часы содержат генератор импульсов минутной последовательности и четыре идентичных декады, состоящих из делителя частоты, дешифратора и цифрового индикатора. Первоначально время уста-навливается подачей импульсов частотой следования 2 Гц на вход декады десятков минут. Установка «нуля» осуществляется подачей поюжительного перепада на делители генератора импульсов и декаду единиц минут. Таким- образом, точная установка времени часов возможна каждые 10 мин.

Рис. 7.12. Структурная схема часов настольного или настенного типа

При показании 24 ч — делители частоты единиц и десятков часов сбрасываются в нуль отдельным устройством. Для создания эффекта «мигающей точки» импульсы частотой следования 1 Гц подаются на индикатор единиц часов. Часы питаются от сети переменного тока 220 В. Питающее устройство создает напряжение +9 В для работы микросхем и индикаторов, а также переменное напряжение 1,2 — 1,5 В для на­кала катодов индикаторов.

Часы настольного или настенного типа реализованы на пяти микросхемах (рис. 7.13). Генератор импульсов минутной после­довательности выполнен на микросхеме К176ИЕ12. В задающем генераторе использован кварцевый резонатор с номинальной часто­той 32 768 Гц. Кроме минутной, микросхема позволяет получить последовательности импульсов с частотами следования 1, 2, 1024 и 32768 Гц. В данной схеме используются последовательности им­пульсов частотами следования 1/60 Гц (вывод 10) — для работы делителя единиц минут, 2 Гц (вывод 6) — для первоначальной установки времени, 1 Гц (вывод 4) — для мигающей точки. При отсутствии микросхемы К176ИЕ12 или кварцевого резонатора на частоту 32768 Гц генератор может быть выполнен на других ми­кросхемах и резисторах с учетом рекомендаций, изложенных в § 7.3.

 



Рис. 7.13. Принципиальная схема часов настольного или настенного типа на микросхемах серии К176

Делители и дешифраторы единиц минут и единиц часов вы­полнены на микросхемах К176ИЕ4, обеспечивающих деление на 10 и дешифрацию двоичного кода в код семисегментного цифро­вого индикатора. Делители и дешифраторы десятков минут и де­сятков часов выполнены на микросхемах К176ИЕЗ, обеспечиваю­щих деление на б и дешифрацию двоичного кода в код цифрового индикатора.

Для работы делителей частоты микросхем К176ИЕЗ и К176ИЕ4 необходимо, чтобы на выводы 5 и 6 подавался логический 0.

Установка 0 делителей микросхемы К176ИЕ12 и микросхемы К176ИЕ4 декады единиц минут осуществляется подачей на выводы 6 и 9 (для микросхемы К176ИЕ12) и на вывод 5 (для микросхемы К176ИЕ4) положительного перепада кнопкой KHI через резистор Rз.

Исходное состояние времени остальных декад устанавливается подачей на вход 4 декады десятков минут импульсов частотой сле­дования 2 Гц. Полный цикл установки времени не превышает 72 с. Схема установки 0 делителей единиц и десятков часов при дости­жении значения 24 выполнена на диодах Д1 и Дз и резисторе R4, реализующих логическую операцию И. Аноды диодов соединены между собой и входами установки 0 (выводы 5) микросхем. Катоды диодов соединены с выводами 3 соответствующих микросхем. На этих выводах появляется положительное напряжение после каждого второго (для микросхемы К176ИЕЗ) или каждого четвертого (для К176ИЕ4) импульса, поступающего на входы этих микросхем.

Если хотя бы на одном из выводов имеется сигнал логическо­го 0, то соответствующий диод будет открыт и напряжение на вхо­дах 5 микросхем будет близким к нулю. Развязка по входным цепям в этой схеме обеспечивается тем, что положительное на­пряжение, действующее на каком-либо входе закрывает соответст­вующий диод и, следовательно, не попадает на другой вход.

Если на катодах обоих диодов будут действовать положитель­ные напряжения (что возможно только при появлении числа 24), то оба диода будут закрыты и на выходе схемы появится положи­тельное напряжение, которое осуществит сброс делителей единиц и десятков часов в нулевое состояние.



В устройстве могут быть применены диоды Дэ с любым бук­венным индексом, однако перед установкой диодов необходимо убе­диться в их исправности. Для часов целесообразно использовать семисегментные вакуумные люминесцентные цифровые индика­торы ИВ-11, ИВ-12, ИВ-22.

На сетку и анод индикаторов подается одинаковое напряжение до 27 В. Один из выводов катода, соединенный с токопроводящим слоем (экраном), желательно соединять с общим проводом схемы.

В данной схеме на аноды и сетки подают напряжение +9 В, так как более высокое напряжение требует дополнительно 24 тран­зистора для согласования выходов микросхем, рассчитанных на 9 В. Снижение напряжения, подаваемого на сетку и анод, уменьшает яркость свечения индикаторов, однако яркость остается вполне до­статочной для большинства применений.

Таблица 7.1

Индикатор или микросхема	Сегмент анода индикатора	Сетка	Катод	Общий
а	б	в	г	д	е	ж	точ­ка
ИВ- И	6	8	5	7	9	3	10	4	4	11	1
ИВ- 12	6	10	7	9	1	6	5	—	2	2	3
ИВ-22	7	8	4	3	10	2	11	1	6	12	5
К176ИЕЗ К176ИЕ4	9	8	10	1	13	11	12	—	—	—	7
К176ИЕ12	—	—	—	—	—	—	—	4	—	—	8

Рис. 7.14. Внешний вид часов настольно­го типа с цифровыми индикаторами ИВ-22 р

Напряжение накала индикаторов ИВ-11, ИВ-12 — 1,5 В, ИВ-22 — 12В потребляемый ток 80 — 100 мА.

Номера выводов цифровых индикаторов и порядок их соедине­ния с выводами микросхем приведен в табл. 7.1. Питающее устройство содержит понижающий трансформатор с двумя выходными обмотками, выпрямитель и фильтрующий кон­денсатор Трансформатор и выпрямитель использованы от питающе­го устройства ПМ-1, предназначенного для детских электрифициро­ванных игрушек. Дополнительно установлен конденсатор С4 и на­мотана обмотка для питания накальных цепей индикаторов. При напряжении накала 1,2 В необходимо намотать 24 витка проводом ПЭВ-031 при напряжении 1,5 В — 30 витков.



Конденсатор С4 емкостью 500 мкФ кроме уменьшения пульса; пий питающего напряжения позволяет обеспечить работу делителей часов (сохранение времени) примерно в течение 1 мин при выклю­чении сети например, при переносе часов из одной комнаты в дру­гую Если предполагается длительное выключение напряжения сети, то параллельно конденсатору следует включить батарею «Крона» или аккумулятор типа 7Д-0.1 с номинальным напряжением 9 В.

Один из возможных вариантов конструктивного выполнения ча-сов показан на рис. 7.14. Часы выполнены в виде двух блоков: основного питающего устройства. Основной блок имеет размеры 115х65х50 мм, питающее устройство 80X40x50 мм. Основной блок установлен на подставке от письменного прибора.

Электронный секундомер может быть выполнен по схеме про-стейших часов, приведенной на рис. 7.13. Различие заключается лишь в том что генератор выдает секундную последователь им­пульсов а также в схеме установки нуля. Секундомер может иметь любое число цифровых индикаторов, но в большинстве применении достаточно трех, что обеспечивает индикацию до 10 мин.



Рис. 7.15. Принципиальная схема электронного секундомера

Принципиальная схема секундомера приведена на рис. 7.15. Генератор секундной последовательности импульсов выполнен на микросхеме MC1 и кварцевом резонаторе на частоту 32 768 Гц. Импульсы через переключатель Si подаются на вход 4 микросхемы MC2, которая обеспечивает деление на 10 и индикацию единиц се­кунд. Далее производится счет и индикация десятков секунд и еди­ниц минут (микросхемы МС3, Ж?4). В положении «Стоп» поступле­ние секундных импульсов на вход МС2 прекращается и на индика­торах отображается число секунд и минут, истекших с момента «Пуск».

При переводе в положение «Пуск» переключатель S2 автома­тически устанавливает 0 всех делителей схемы секундомера. Для этого на входы установки 0 микросхем подается положительный импульс сброса, сформированный цепью Кз, Ci, R4. Затем начина­ется счет секунд.

В качестве переключателей Si и 5з может быть использован сдвоенный тумблер МТДЗ, сдвоенный кнопочный переключатель ПДМ2-1 или любая кнопка с двумя парами контактов на замы­кание.



Автомобильные часы выполнены также по аналогичной схеме и различаются лишь типом цифровых индикаторов и питающим устройством. Принципиальная схема часов приведена на рис. 7.16. В простейших автомобильных часах целесообразно применять цифровые индикаторы ИВ-6. Для повышения яркости свечения инди­каторов в данной схеме используется все напряжение, создаваемое генератором автомобиля при работающем двигателе (13,2 — 14,2 В), а питаются микросхемы через стабилизатор. Это требует разделения цепей питания, причем общий провод микросхем должен быть от­делен от общего провода («массы») автомобиля. Кроме того, для лучшей различимости цифр часов желательно их размещать в глу­бине приборного щитка автомобиля, чтобы исключить сильное пря­мое освещение индикаторов.

Люминесцентный индикатор ИВ-б имеет конструкцию, анало­гичную рассмотренным выше цифровым индикаторам. Напряжение накала 1,2 В, ток накала 50 мА, на сегменты анода и сетку может быть подано постоянное напряжение до 25 В.



Рис. 7.16. Принципиальная схема автомобильных часов на цифровых индикаторах ИВ-6

В данном устройстве питание нитей катодов ламп осуществля­ется от постоянного напряжения сети автомобиля. Напряжение 1 2 В получается с помощью гасящего резистора сопротивлением 60 Ом. Сетки ламп питаются через резистор R8. Напряжение 9 В для питания микросхем создается стабилизатором напряжения Дз, R5, причем общий провод микросхем соединяется с катодом стаби­литрона.

Конструктивно часы выполнены на плате размером 90X50 мм. Пифровые индикаторы установлены перпендикулярно плате и за­крыты плотной черной бумагой с отверстием 20X60 мм, чтобы видны были только цифры часов. Затем часы устанавливают в щит­ке автомобиля. В нижней части щитка располагают кнопки Kн1, Кн2 и тумблер включения индикации S. Так как при выключенной инди­кации часы потребляют менее 1 мА, то целесообразно их не от­ключать полностью, если автомобиль используется регулярно.

Часы председателя собрания (преподавателя).


При ведении со­браний и в учебном процессе возникает задача регламентировать время выступлений. Часы должны индицировать время, истекшее с момента пуска, включать звуковую сигнализацию. Часы ведут отсчет времени в минутах и имеют возможность устанавливать сиг­нализацию на любое число минут от 0 до 100.

Структурная схема часов представлена на рис. 7.17. Часы со­стоят из генератора минутной последовательности импульсов и двух тоактов по две декады (единиц и десятков минут). Один из трак­тов (верхний по схеме) предназначен для отсчета и индикации времени с помощью семисегментных цифровых индикаторов, дру­гой — для установки интервала времени по истечении которого сра­батывает звуковая сигнализация.

Принципиальная схема часов представлена на рис. 7.18. Гене­ратор минутной последовательности импульсов выполнен на микро­схемах ЖC1 и MC2 и кварцевом резонаторе на частоте 139810 Гц. Импульсы с периодом следования 1 мин снимаются с выхода 4 микросхемы МСг и подаются на входы 4 делителей единиц минут (МС3, MC5). С выходов 1 и 5 микросхемы MCi снимаются им­пульсы с частотами следования 270 и 4 Гц, которые используются для звуковой сигнализации.



Рис. 7.17. Структур­ная схема часов пред­седателя собрания (преподавателя)

Тракт индикации времени выполнен на микросхемах МС3, МС4 и цифровых индикаторах ИВ-11. Микросхема К176ИЕ4 содержит делитель частоты на 10 и дешифратор для вывода информации на семисегментный цифровой индикатор.

Тракт установки времени сигнализации выполнен на микросхе­мах МСл — МСа. Декада единиц минут состоит из делителя на ми­кросхеме МС5 (К176ИЕ1) и дешифратора двоичного кода в десятич­ный на МСт. Так как микросхема К176ИЕ1 представляет собой двоичный шестиразрядный делитель, то для того, чтобы выполнить на нем делитель на 10, потребовалось ввести устройство сброса показаний делителя в 0 при достижении числа 10 (в двоичном коде 1010). Схема сброса выполнена на диодах Д3, Дь и резисто­ре R3, реализующих логическую операцию 2И.


На катоды диодов подаются сигналы со второго и четвертого разрядов делителя МСц. Когда с этих разрядов одновременно поступает сигнал 1, на вы­ходе устройства сброса появляется положительный импульс, уста­навливающий делитель в исходное состояние. Так как микросхема К176ИЕ1 имеет один вход установки 0 (вывод 13), а установка О должна осуществляться также от кнопки Kн1, то потребовалось еще два диода Дь Д2, осуществляющих логическую операцию 2ИЛИ. Если использовать микросхему К176ИЕ2, которая реализует делитель на 10, то диоды Д1 — Дц и резистор Ra не потребуются.

Выходы дешифратора через переключатель на 10 положений установки единиц минут соединены со входом микросхемы сигнали­затора (МСэ), содержащей два элемента 4И — НЕ. Для увеличения громкости звучания выходы и входы двух схем 4И — НЕ попарно соединены. Сигнал с переключателя единиц минут подается на вхо­ды 5 и 12, с переключателя десятков минут — на 4 и 11. На входы 3 и 10 подаются импульсы с частотой следования 4 Гц, на входы 2 и 9 — 270 Гц. Это обеспечивает прерывистый сигнал. На выходы элементов 4И—НЕ (выводы 1 и 13) включен микрофонный капсюль типа ТК-47.



Рис 7.18. Принципиальная схема часов председателя собрания (пре­подавателя)

Декада десятков минут выполнена аналогично (микросхемы МС6 и MCs), однако здесь нет необходимости в устройстве сброса, так как данные часы рассчитаны на установку сигнализации до 100 мин что обеспечивается и без сброса.

Переключатели Si и S2 — любого типа, например МПН-1. Вме­сто цифровых индикаторов ИВ-11 можно использовать индикаторы ИВ-12 ИВ-22, ИВ-6. Питающее устройство — аналогично использо­ванному в часах, схема которых приведена на рис. 7.13.

Часы с индикацией на одной лампе. Для микросхем серии К176 нагрузка в виде цифровых индикаторов типа ИВ-11, ИВ-12, ИВ-22 является предельно допустимой. Поэтому, если необходимо обеспечить от одних часов работу нескольких индикаторов, распо­ложенных в разных местах, то можно использовать динамическую индикацию В этом случае каждый цифровой индикатор подключа­ется к дешифратору на определенный промежуток времени.


Если частота подключения каждого индикатора более 25 Гц, то мелька­ния незаметны. Поскольку микросхемы работают в импульсном ре­жиме то нагрузка может быть увеличена до двух индикаторов, включенных параллельно. Перспективные индикаторы для часов ти­па ИВ-Л1-7/5 работают только в динамическом режиме. Это сде­лано для уменьшения числа выводов, увеличения яркости свечения и долговечности работы цифрового индикатора.



Рис. 7.19. Часы с инди­кацией на одной лампе

В данном варианте часов динами­ческая индикация применена для умень­шения числа ламп в индикаторе до од­ной, что позволяет создать малогаба­ритный индикатор, поместив его в фо­нарик (рис. 7.19) или игрушку, вися­щую на стене. Кроме того, такие часы позволяют иметь до 8 индикаторов.

Индикация четырех цифр (часы и минуты) производится последовательно во времени. Вначале идет пауза (инди­катор гаснет), затем высвечивается цифра десятков часов, например 1; еди­ниц часов, например 2; десятков минут, например 4; и единиц минут, например 5. В результате получается число 1245. Каждая цифра высвечивается 1 с, весь цикл индикации занимает 5 с. Для опо­знавания минут можно сделать инди­видуальную «подкраску» с помощью высвечивания точки цифрового индика­тора. Это в ряде случаев может умень­шить период отсчета времени.

Структурная схема часов с инди­кацией на одной лампе представлена на рис. 7.20. Часы состоят из элементов обычных часов (без индикатора), рас­пределителя импульсов, коммутатора и цифрового индикатора. Для обычных часов может быть использо­вана любая схема, например, приведенная на рис. 7.13,

Распределитель импульсов предназначен для создания четырех импульсов, сдвинутых по времени на 1 с. Импульсы управляют ком­мутатором. Принципиальная схема распределителя импульсов пред­ставлена на рис. 7.21. Распределитель имеет пять D-триггеров, соединенных в кольцевой регистр. С помощью кнопки Кнг первый триггер устанавливается в состояние логической 1, остальные — в 0.


при подаче тактовых импульсов на входы С состояние 1 устанав­ливается во втором, затем третьем, четвертом, пятом, первом триг­герах Цикл непрерывно повторяется. С прямых выходов первых четырех триггеров импульсы подаются на коммутатор. Пятый триг­гер обеспечивает паузу в индикации.



Рис. 7.20. Структурная схема часов с индикацией на одной лампе



Рис. 7.21. Принципиальная схема распределителя импульсов часов с динамической индикацией

Коммутатор предназначен для подключения семи элементов цифрового индикатора поочередно к одному из четырех дешифра­торов часов Рассмотрим коммутацию одного из элементов инди-кятппа например элемента «а». В обычных часах он соединяется с выходом 9 микросхем К176ИЕЗ или К176ИЕ4. В данной схеме он соединяется поочередно с одной из этих четырех микросхем с помощью коммутатора. Принципиальная схема коммутатора для одного элемента цифрового индикатора приведена на рис. 7.22. Он состоит из четырех логических элементов 2И — НЕ и одного 4И — НЕ (микросхемы К176ЛА7 и К176ЛА8). На один из выходов элемента 2И— НЕ подается напряжение с вывода 9 соответствующей микро­схемы часов На второй вход подается разрешающий импульс от распределителя импульсов. Затем выходы всех четырех элементов подаются на объединяющий элемент 4И — НЕ, а с его выхода — на элемент «а» индикатора. Так как от распределителя подается только один импульс, то возможна индикация информации только с одного дешифратора. Весь коммутатор содержит семь таких схем, т. е. требуется 28 элементов 2И — НЕ и 7 элементов 4И — НЕ. Однако число элементов 2И — НЕ можно уменьшить до 24 путем объединения нескольких входов элементов 4И — НЕ при отобра­жении цифр десятков часов и десятков минут. Соответствующие выходы микросхемы К176ИЕЗ не используются. В микросхеме де­сятков часов не используются выходы 10, 12, 13, а в микросхеме десятков минут — выход 12.



Рис. 7.22. Принципиаль­ная схема коммутатора для одного элемента цифрового индикатора

Так как микросхема К176ЛА7 содержит четыре элемента 2И — НЕ, а микросхема К176ЛА8 — два элемента 4И — НЕ, то весь коммутатор может быть выполнен на 10, а все часы — на 18 микро­схемах.

При отключенном индикаторе часы потребляют около 1 мА от источника напряжения 9 В, при подключенном индикаторе — около 1 Вт. Для подключения еще двух индикаторов необходимо иметь второй аналогичный коммутатор и распределитель импульсов.

ЛОГИЧЕСКИЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ

Логическими или комбинационными называют функциональные узлы, которые построены только на логических элементах и не содержат элементов памяти (триггеров). Состояние логического функционального узла однозначно определяется комби­нацией входных сигналов и не зависит от предыдущего состояния. К логическим относятся такие цифровые узлы, как шифраторы, де­шифраторы, сумматоры, устройства сравнения (компараторы), мультиплексоры, преобразователи кодов и др. [14, 37].

Рис. 4.22. Реализация функций И, ИЛИ, НЕ: а — на логическом элементе И-НЕ; б — на логическом элементе ИЛИ гг. НЕ

Рис. 4.23. Сумматор по модулю 2:

а — функциональная схема на логических элементах И — НЕ- б — И — ИЛИ — НЕ; а — И — ИЛИ; г — условное обозначение; д — услов­ное обозначение логического элемента «Исключающее ИЛИ»

Любая сколь угодно сложная логическая функция может быть реализована на наборе логических элементов И, ИЛИ, НЕ. В этом смысле такой набор элементов называют функционально полным. Однако, как правило, в составе серий цифровых микросхем имеют­ся элементы И — НЕ либо ИЛИ — НЕ, а также более сложные логические элементы И — ИЛИ — НЕ. На рис. 4.22 показано, что на любом из этих элементов реализуется функционально полная систе­ма логических функций и, следовательно, любой из указанных эле­ментов обладает свойством функциональной полноты. А это, в свою очередь, означает, что любой логический узел можно построить на микросхемах одной выбранной серии. В составе серий обычно на­ходятся логические микросхемы, содержащие элементы с разным числом входов, с различной нагрузочной способностью, допускаю, щие увеличение числа входов, имеющие возможность объединения по выходу с другими элементами и т. д.

Такое разнообразие логических элементов в составе серии по­зволяет выбрать из них наиболее подходящие для конкретного цифрового устройства и тем самым обеспечить наилучшие электри­ческие и конструктивно-технологические показатели.

На основе логических элементов можно реализовать любой из комбинационных узлов.
Однако следует иметь в виду, что такие узлы сейчас выполняют в виде микросхем, которые включены в со­став многих популярных серий (см. § 4.7).

Рассмотрим типичные схемотехнические решения по построению логических функциональных узлов и примеры их реализации на микросхемах [14].

Сумматор по модулю 2 — цифровой узел с m входами и одним выходом, работающий в соответствии со следующим правилом: сиг­нал 1 появляется на его выходе всякий раз, когда в наборе вход­ных сигналов содержится нечетное число 1. Поэтому этот узел еще называют схемой проверки на четность. В частном случае при числе входов, равном 2, сумматор по модулю 2 выполняет функцию ло­гического элемента «Исключающее ИЛИ»: на выходе 1 будет толь­ко при 1 на одном из входов. Функциональная схема двухвходово-го сумматора по модулю 2, выполненного на логических элементах И — НЕ, приведена на рис. 4.23,а. В корпусе микросхемы К155ЛП5 четыре таких сумматора. Для обозначения логической операции суммирования по модулю 2 принят символ ф.

                                                  

Рис. 4.24. Многовходовый сумматор по модулю 2 на микросхеме К155ЛП5

Рис. 4.25. Полусумматор: а — функциональная схема; б — условное обозначение

Если входные сигналы имеют парафазную форму представле­ния, т. е. представлены своими прямыми и инверсными-значениями, то операцию суммирования по модулю 2 двух переменных можно выполнить на одном элементе И — ИЛИ — НЕ (рис. 4.23,6) либо И — ИЛИ (рис. 4.23,в).

Примером реализации многовходного сумматора по модулю 2 может служить функциональный узел на микросхеме К155ЛП5 (рис. 4.24). Другой пример — микросхема К155ИП2, имеющая во­семь входов и два выхода: на одном из них сигнал 1 появляется при четном числе единиц в наборе входных сигналов, а на дру­гом — при нечетном.

Полусумматор — это узел, имеющий два входа и два выхода и выполняющий операцию арифметического сложения двух одно­разрядных чисел А и В в соответствии со следующим правилом: при любых наборах сигналов Л и В на выходе сигнала суммы S' формируется результат сложения по модулю 2, на выходе сигнала переноса Р' во всех случаях будет 0, кроме А=В=1, когда Р'= 1.



Таким образом, для реализации полусумматора необходимы сумматор по модулю 2 и логический элемент И (рис. 4.25).

Полный одноразрядный сумматор выполняет операцию арифме­тического сложения двух одноразрядных чисел At и Bt с учетом переноса из младшего разряда Рi-1. Он имеет три входа и два вы­хода для сигнала суммы Si и сигнала переноса Pt. Правило рабо­ты сумматора определяется табл. 4.6.

Пример реализации полного одноразрядного сумматора приве­ден на рис. 4.26.

Таблица 4.6

Входы	Выходы	Входы	Выходы
Аi	Bi	Pi-1	Si	Рi	Аi	Вi	Pi-1	Si	Рi
0	0	0	0	0	1	0	0	1	0
0	0	1	1	0	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1
0	1	1	0	1	1	1	1	1	1

Рис. 4.26. Одноразрядный сумматор

Многоразрядные сумматоры выполняют операцию арифметиче­ского сложения двух двоичных чисел. Число входов и выходов сум­матора определяется разрядностью слагаемых. По организации пе­реноса различают сумматоры с последовательным переносом (рис. 4.27) и параллельным переносом. По первому способу по­строен, например, четырехразрядный сумматор К155ИМЗ. Быстро­действие такого сумматора определяется временем распростране­ния сигнала переноса через всю схему и поэтому значительно ниже быстродействия ее элементов.



Рис. 4.27. Четырехразрядный сумматор с после­довательным переносом

Таблица 4.7

x1	х2	x3	x4	х5	х6	x7	Уз	У2	У1
1	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	1	1
0	0	0	1	0	0	0	1	0	0
0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	1	1	1	1

Сумматоры с параллельным пе­реносом обладают более высоким быстродействием благодаря тому, что имеют в своем составе схему ускоренного формирования переноса (СУП) во все разряды одновремен­но.


В составе некоторых серий име­ ются микросхемы, выполняющие функции СУП, например К155ИП4. Шифратор (кодер) — цифровой узел с m входами и п выхода­ми, преобразующий сигнал 1 на од­ном из входов в «-элементный параллельный код на выходах. При­мер реализации шифратора с семью входами и тремя выходами на ло­гических элементах ИЛИ праведен на рис. 4.28. Правило работы шиф­ратора определяется табл. 4.7.

Дешифратор (декодер) — цифровой узел, выполняющий опера­цию преобразования m-элементного входного кода в сигнал 1 на одном из выходов (дешифратор высокого уровня), либо в сигнал О на одном из выходов (дешифратор низкого уровня). Так как на m входах может быть 2т наборов входных переменных, макси­мальное число выходов равно 2т. Если используются все выходы, дешифратор называется полным, если же число выходов меньше 2т — неполным.

На рис. 4.29 приведен дешифратор состояний десятичного счет­чика, построенный на элементах И в соответствии с табл. 4.8, в ко­торой символом Q4 обозначен выход старшего разряда, a Q1 — млад­шего разряда счетчика. Подобную структуру имеет дешифратор К155ИД1.

                                         

Рис. 4.28. Шифратор

а — функциональная схема; б — условное обозначение

 

Рис. 4.29. Дешифратор

Кодопреобразователи предназначены для преобразования т-элементного параллельного кода на входе и я-элементный парал­лельный код на выходе. На рис. 4.30 приведен преобразователь кода 8 — 4 — 2 — 1 в код управления семисегментным индикатором (при 1 сегмент «горит»), выполненный в виде микросхемы К514ИД1.

Таблица 4.8

Номер набора I	Q4	Q3	Q2	Q1	У0	У1	У2	У3	У4	У5	У6	У7	У8	У9
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0	0	0
2	0	0	1	0	0	0	1	0	0	0	0	0	0	о
3	0	0	1	1	0	0	0	1	0	0	0	0	0	0
4	0	1	0	0	0	0	0	0	1	0	0	0	0	0
5	0	1	0	1	0	0	0	0	0	1	0	0	0	0
6	0	1	1	0	0	0	0	0	0	0	1	0	0	0
7	0	1	1	1	0	0	0	0	0	0	0	1	0	0
8	1	0	0	0	0	0	0	0	0	0	0	0	1	0
9	1	0	0	1	0	0	0	0	0	0	0	0	0	1

Другие примеры — микросхемы 133ПП4. К514ИД2, предназна­ ченные для управления семисегментным полупроводниковым инди­катором типа АЛ304. В ряде серий, например К176, имеются ми­кросхемы счетчиков с встроенным кодопреобразователем на выходе.

Существует еще один способ построения кодопреобразователя — соединение дешифратора и шифратора. Этот способ целесообразно применять тогда, когда удается подобрать микросхемы повышенного уровня интеграции, содержащие шифратор и дешифратор с задан­ными кодами. В частном случае длина кодов может быть одина­ковой.

Устройство сравнения (цифровой компаратор) предназначено для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь установить факт равенства чисел А и В. Такая задача возникает, например, при сравнении постоянного чис­ла A с числом B, которое в каждый очередной такт изменяет свое значение на 1 (увеличивается или уменьшается). В момент, когда числа А к В становятся равными, на выходе устройства сравнения возникает сигнал — переход из 0 в 1 или из 1 в 0.

                                                                             

Рис. 4.30. Преобразователь двоично-деся­тичного кода в семиэлементпый код для управления индикатором

Рис. 4.31. Цифровой компаратор

Для определения момента, когда A=B, производится поразряд­ное суммирование по модулю 2. При я-разрядных числах устройст­во состоит из n сумматоров по модулю 2, выходы которых подклю­чены к элементу ИЛИ. Только при совпадении значений всех разря­дов чисел А и В на выходах всех сумматоров будет 0. Если же числа отличаются хотя бы в одном разряде, на выходе соответст­вующего сумматора и, следовательно, на общем выходе будет 1.

При применении элемента ИЛИ — НЕ, наоборот, равенству чисел соответствует выходной сигнал 1.

От таких устройств обычно требуется высокое быстродействие. Выходной сигнал должен появиться и произвести нужное действие в том же такте, т. е. до очередного изменения числа В.


Схема для я= 5 при использовании быстродействующих элементов серии К137 — полусумматоров (К137ИЛЗ) и элемента ИЛИ — НЕ/ИЛИ (К137ЛК18) приведена на рис. 4.31. При А — В, F=1. В полусумма­торах здесь использованы только выходы суммы, т. е. они примене­ны в качестве сумматоров по модулю 2.

В некоторых устройствах, предназначенных для обработки циф­ровой информации, находит применение узел сравнения чисел с оп­ределением знака неравенства, т. е. А>В или A<B. Устройство в этом случае получается более сложным. Число входов его равно 2и, а число выходов 3: FА>B, FA=B, FА>В.

Устройство сравнения выполняют и в виде отдельных микро­схем. Так, например, микросхема К564ИП2 позволяет сравнивать два четырехразрядных числа с определением знака неравенства. Условное обозначение такой микросхемы приведено на рис. 4.32.

                                                                        

Рис. 4.32. Цифровой компаратор К564ИП2           Рис. 4.33. Мульти­плексор

Устройство сравнения обладает свойством наращиваемости. Для сравнения, например, восьмиразрядных чисел можно применить две четырехразрядных схемы. Для этой цели в микросхеме К564ИП2 предусмотрены три дополнительных входа: А>В, A=В, A<B, к ко­торым подводятся соответствующие выходы микросхемы, выполняю­щей сравнение младших разрядов.

Мультиплексором называется управляемый кодом коммутатор нескольких входов на один выход. Мультиплексор имеет две группы входов. К первой труппе входов подводят каналы, по которым пе­редается информация. На входы второй группы (управляющие) одновременно подают кодовую комбинацию, в соответствии с кото­рой тот или иной информационный вход подключается к выходу.

Таблица 4.9

x1	х2	X3	F	x1	x2	x3	F
0	0	0	f0	1	0	0	f4
0	0	1	f1	1	0	1	f5
0	1	0	f2	1	1	0	f6
0	1	1	f3	1	1	1	f7

Мультиплексор представляет собой дешифратор с объединен­ными выходами.


К каждому элементу И дешифратора ( число их равно числу коммутируемых каналов) подводятся переменные управляющего кода и соответствующий канал. Они, таким образом, служат одновременно и коммутирующими элементами. Выходы всех элементов И объединяются элементом ИЛИ либо ИЛИ—НЕ.

На рис. 4.33 изображена схема мультиплексора на восемь вхо­дов, управляемого трехэлементным кодом. Работа этого узла ото­бражается табл. 4.9. Каждый набор переменных xi, х2, xs обеспечи­вает подключение к выходу соответствующего входа. Наличие инвертора, имеющего выход F, не обязательно, если фаза комму­тируемых сигналов не имеет значения. Мультиплексор может быть реализован и на элементах И — ИЛИ — НЕ.

Мультиплексоры, подобные рассмотренному,, выпускают в виде микросхем. Примерами могут служить микросхемы 134KTI5, 133КП7 и др.

Мультиплексоры могут быть стробируемыми. В них коммутация выбранного канала осуществляется не на все время, в течение ко­торого на управляющих входах действует данная кодовая комби­нация, а лишь на время, равное длительности стробирующего им­пульса. Этот импульс так же как и в дешифраторах подается на дополнительные входы элементов И. Такой мультиплексор на восемь каналов содержит, например, микросхема 133КП7.

ЛОГИЧЕСКИЕ МИКРОСХЕМЫ

Логические микросхемы выполняют операции конъюнкции (И), дизъюнкции (ИЛИ), инверсии (НЕ), более сложные логические операции: И — НЕ, ИЛИ — НЕ4 И т-ИДИ — НЕ и др. Логическая микросхема как функциональный узел может состоять из несколь­ких логических элементов, каждый из которых выполняет одну-две или более из перечисленных логических операций и является функ­ционально автономным, т. е. может использоваться независимо от других логических элементов микросхемы. Конструктивно логи­ческие элементы объединены единой подложкой и корпусом и, как правило, имеют общие выводы для подключения источника питания.

Таблица 4.2

Логическая операция	Обозначение логического элемента	Таблица истинности	Логическая операция	Обозначение логического элемента	Таблица истинности
И		X1	Х2	Y	И — НЕ		X1	Х2	Y
1 0 1 0	1 1 0 0	1 0 0 0	1  0 1 0	1 1 0 0	0 1  1 1
ИЛИ		X1	Х2	Y	ИЛИ — HL		X1	Х2	Y
1 0 1 0	1 1 0 0	1 1 1 0	1 0 1 0	1  1 0  0	0 0 0 1
НЕ		X	Y	И-ИЛИ-НЕ i		X1X2	Х3Х4	Y
1 0	0 1	1 0 1 0	1 1 0 0	0 0 0 1

В табл. 4.2 приведены условные обозначения и таблицы истин­ности некоторых логических элементов. Таблицы истинности показы­вают, каким будет сигнал на выходе (0 или 1) при той или иной комбинации сигналов на входе. В табл. 4.2 приведены логические элементы с двумя входами. Число входов может быть и большим. При создании какого-либо устройства могут понадобиться логиче­ские элементы с разным числом входов. Поэтому в состав серий нередко включают микросхемы, которые содержат логические эле­менты на 2, 3, 4, 6, 8 входов. Поскольку микросхемы выпускают в корпусах с ограниченным числом выводов, например корпус К201.14 — 1 имеет 14 выводов, то и логических элементов, разме­щаемых в таком корпусе, будет тем меньше, чем больше входов у каждого из них.
Например, серия К155, некоторая часть микро­схем которой выпускается в указанном выше корпусе, включает следующий ряд логических микросхем: К155ЛА1 — два четырехвхо-довых, К155ЛА2 — один восьмивходовый, К155ЛАЗ — четыре двух-входовых, К.155ЛА4 — три трехвходовых логических элемента.

Рис. 4.3. Базовый элемент РТЛ

Разработка каждой серии цифро­вых микросхем начинается с базового логического элемента. Так называют элемент, который лежит в основе всех микросхем серии: и логических, и триггеров, и счетчиков и т. д. Как правило, базовые логические элемен­ты выполняют операции И — НЕ либо ИЛИ — НЕ. Принцип лострэгния, способ управления его работой,вы­полняемая им логическая операция, напряжение питания и другие пара­метры базового элемента являются определяющими для всех микросхем серии.

По принципу построения базо-вых логических элементов цифровые

микросхемы подразделяют на следующие типы: резистивно-транзи-сторной логики (РТЛ); диодно-транзисторной логики (ДТЛ)- тран­зисторно-транзисторной логики (ТТЛ) и транзисторно-транзисторной логики с диодами Шотки (ТТЛШ); транзисторной логики с эмит-терными связями (ЭСЛ); транзисторной логики с непосредственны­ми связями (НСТЛ).

Разнообразие типов базовых элементов объясняется тем чтс каждый из них имеет свои достоинства и свою область применения Некоторые из перечисленных типов элементов: РТЛ ДТЛ ЭСЛ перешли в цифровую микроэлектронику, сохранившись практичее-кг в том же виде, какими они были в цифровых устройствах на на весных компонентах. Элементы ТТЛ, НСТЛ на МДП-транзисторал появились сразу в микроэлектронном исполнении. В настоящее вре­мя наблюдается интенсивное развитие серий микросхем построен­ных на принципах ТТЛ, НСТЛ, ЭСЛ и вытеснение ими микросхем РТЛ и ДТЛ. Однако пока мы имеем широкую номенклатуру вы пускаемых микросхем всех типов, что и принято во внимание пои изложении материала. F

Базовый элемент РТЛ представлен на рис. 4.3. Он выполняет логическую операцию ИЛИ — НЕ. Управление его работой осу­ществляется подачей сигналов в базовые цепи транзисторов- при­сутствие сигнала 1 хотя бы на одном входе приводит к открыва­нию соответствующего транзистора и обеспечению состояния 0 на выходе элемента.



К выходу логического элемента можно подключить несколько входов таких же элементов. Для выравнивания входных токов эле­ментов-нагрузок в базовые цепи транзисторов включены резисторы

Базовые элементы ДТЛ строятся на основе диодной логиче­ской схемы и транзисторного инвертора (рис. 4.4). Элемент выпол­няет операцию И — НЕ: для перевода элемента в состояние 0 на выходе необходимы сигналы 1 на всех входах.



Рис. 4.4. Базовые элементы ДТЛ:

а — со смещающими диодами; б — с дополнительным транзистором

Число различных вариантов построения элементов ДТЛ веаико Мы ограничимся рассмотрением тех из них, которые получили наи­более широкое распространение. Элемент, схема которого представ­лена на рис. 4.4,а, является базовым для микросхем серии 217 Он содержит несколько входных диодов, которые вместе с резистором Ri служат для выполнения логической операции И и выходной инвертор. Два диода До в цепи базы транзистора, часто называе­мые смещающими, предназначены для увеличения порога сраба­тывания инвертора. Нередко предусматривается возможность под­ключения ко входу дополнительной диодной сборки для расши­рения логических возможностей элемента по выполнению опера­ции И.

Работает элемент следующим образом. При наличии хотя бы на одном входе сигнала 0 соответствующий диод открыт и ток от источника Е1 через резистор R1 и открытый диод Д{ поступает в выходную цепь предыдущего элемента. При этом транзистор ока­зывается закрытым, и на выходе элемента напряжение имеет вы­сокий уровень, т. е. уровень 1.

Если на все входы поданы сигналы с уровнем 1, входные дио­ды закрыты, и ток от источника ei поступает в базу транзистора. Он открывается и входит в режим насыщения, при этом выходное напряжение уменьшается до уровня 0.

Выключается транзистор обратным током базы, протекающим через диоды До, представляющие некоторое время малое сопротив­ление обратному току, диод Д1 и выход открытого транзистора предыдущего элемента. Время восстановления диодов Д0 должно быть больше времени рассасывания накопленного в транзисторе Т заряда: в противном случае диоды Д0 закроются, и процесс выклю­чения транзистора существенно замедлится.



В варианте ДТЛ элемента, показанном на рис. 4.4,6 (базовый элемент для микросхем серий 109, 121, 156 и др.), вместо одного из смещающих диодов используется транзистор Т2, усиливающий ток, включающий выходной транзистор Т1. В результате использо­вания дополнительного транзистора удается уменьшить требуемое значение напряжения E1 до 5 В и снизить требования к усилению выходного транзистора, что способствует увеличению выхода год­ных схем при их изготовлении.

Другая особенность элемента — наличие диода между базой вы­ходного транзистора и входными диодами. Этот диод, называемый ускоряющим, постоянно закрыт и играет роль конденсатора. Емкостью конденсатора является емкость электронно-дырочного перехо­да этого диода. Благодаря ей ускоряется включение выходного транзистора и его выключение, так как на этапе включения емкость способствует более быстрому пропусканию тока в базу транзисто­ра, а при выключении создает дополнительный выключающий ток за счет накопленного ею заряда.

Существенный недостаток рассмотренных элементов заключает­ся в том, что они имеют большое выходное сопротивление в закры­том состоянии, поскольку коллекторное сопротивление выходного транзистора составляет обычно тысячи ом. Это уменьшает ток, отдаваемый в нагрузку, и, как следствие, увеличивает время заряда емкости на выходе элемента.

Базовые элементы ТТЛ строят по тому же принципу, что и элементы ДТЛ, но вместо диодной сборки применяют многоэмит-терный транзистор, называемый так потому, что у него в базе сфор­мировано несколько (обычно от 2 до 8) эмиттерных областей. Обычно ТТЛ элементы имеют сложный инвертор. Один из типичных вариантов построения элементов рассматриваемого типа приведен на рис. 4.5,а, где показан элемент с возможностью расширения по ИЛИ. Эта возможность реализуется при подключении расширителя (рис. 4.5,6).

Элемент ТТЛ работает следующим образом. Когда на все вхо­ды многоэмиттерного транзистора ti (рис. 4.5,а) поданы сигналы 1 все эмиттерные переходы входного транзистора закрыты, и ток от источника через резистор Ri и открытый коллекторный переход тран­зистора ti поступает в базу транзистора Т2 и открывает его до на­сыщения.


При этом открывается до насыщения и транзистор Т4, обеспечивая низкий уровень выходного напряжения. Транзистор Т3 в это время закрыт, поскольку напряжение на коллекторе открыто­го транзистора Т2 мало. Диод Д служит для повышения порога открывания транзистора Г3.



Рис. 4.5. Базовый элемент ТТЛ (а) и расширитель по ИЛИ (б)

При наличии хотя бы на одном входе сигнала 0 открывается соответствующий эмиттерный переход входного транзистора, и ток от источника через резистор ri и открытый эмиттерный переход поступает в выходную цепь источника сигнала, т. е. выходит из рассматри­ваемого элемента. Транзисторы Т2 и Г4 закрываются, а транзистор 73 откры­вается. На выходе обеспечивается уро­вень 1. Таким образом, рассмотренный элемент ТТЛ выполняет логическую операцию И — НЕ. Для ограничения тока через открытый транзистор Г3 при коротком замыкании выхода элемента включен резистор R4.



Рис. 4.6. Транзистор с диодом Шотки (а) и его условное обозначение (б)

Благодаря применению сложного инвертора элемент имеет малое выход­ное сопротивление как в состоянии О, так и в состоянии 1. Это позволяет увеличить ток, отдаваемый в нагрузку, т. е. повысить нагрузочную способность, а также уско­рить процессы заряда и разряда емкости нагрузки.

В состав некоторых серий цифровых микросхем ТТЛ входят логические элементы без коллекторной нагрузки выходного транзи­стора — элементы с «открытым» коллектором. Они предназначены для работы с внешней нагрузкой в виде индикаторных приборов, реле и т. д.

В последние годы наряду с микросхемами ТТЛ, построенными на рассмотренных элементах, выпускают микросхемы ТТЛШ. Эти микросхемы построены по тем же схемотехническим принципам, что и ТТЛ, но вместо обычного транзистора в них использован транзи­стор с диодом Шотки (рис. 4.6), включенным параллельно коллек­торному переходу. Диод Шотки, открываясь при напряжении 0 „2 — 0,3 В, фиксирует этот уровень напряжения на коллекторном пере­ходе, не позволяя переходу открыться, а транзистору войти в ре­жим насыщения.


Поэтому уменьшается время выключения логиче­ского элемента.

Для иллюстрации достоинств элементов ТТЛШ приведем два параметра одинаковых по схеме элементов, один из которых ТТЛ и относится к серии 130, а другой ТТЛШ и относится к серии 530.



Рис. 4.7. Транзисторный переключатель тока: в — принципиальная схема; б — временные диаграммы

Первый характеризуется средней задержкой 11 не при потребляе­мой мощности 44 мВт, второй — 5 не при 19 мВт (см. табл. 4.14).

Базовый элемент ЭСЛ построен на основе транзисторного пере­ключателя тока. На рис. 4.7 приведены схема переключателя тока и временные диаграммы, иллюстрирующие его работу.

Переключатель тока состоит из двух транзисторов, эмиттеры которых объединены и подключены к генератору тока. На базу одного из транзисторов Т1 подают напряжение входного сигнала, а на базу другого T2 — отрицательное опорное напряжение — E0, уровень которого выбирают между уровнями логического 0 и логи­ческой 1 Поэтому при наличии на входе элемента уровня логиче­ской 1 транзистор Т1 открыт, а транзистор Т2 закрыт. Ток Iэ про­текает через открытый транзистор и создает на его коллекторном резисторе отрицательное падение напряжения высокого уровня, т. е. уровня логического 0. При этом на коллекторе закрытого транзи­стора напряжение практически отсутствует, что соответствует уровню логической 1. При изменении уровня входного напряжения транзистор Ti переходит в закрытое состояние, а транзистор Т2 — в открытое Таким образом, переключается цепь для тока Iэ. При этом изменяются и уровни напряжения на выходах.

На рис 4.8 приведена типичная схема базрвого логического элемента ЭСЛ Элемент выполняет одновременно две логические операции- ИЛИ — НЕ по выходу 1 и ИЛИ по выходу 2. Эмиттер-ные повторители обеспечивают совместимость элементов по входным и выходным уровням напряжения, а также уменьшают выходное сопротивление элемента в целях повышения его быстродействия и нагрузочной способности. Элемент допускает увеличение числа вхо­дов при подключении параллельно входным транзисторам расши­рителя Обычно в состав логических элементов входит и источник опорного напряжения (на схеме обведен пунктирной линией).



Особенность ЭСЛ элементов в некоторых сериях — отсутствие нагрузки в эмиттерных повторителях (предусматривается ее под­ключение извне).

В ряде серий элементы ЭСЛ построены на базе двухуровневой схемы переключения тока [10].

Базовые элементы НСТЛ состоят из ключевых схем на МДП-транзисторах с индуцированным каналом. Вариант логического элемента такого вида представлен на рис. 4.9,а. Логический эле­мент состоит из трех параллельно включенных транзисторов, на затворы которых подают входные сигналы, и одного транзистора, выполняющего роль нагрузки. Затвор этого транзистора подклю­чают или к стоку, как в данном случае, или к отдельному источни­ку напряжения смещения. Благодаря этому транзистор постоянно открыт и выполняет функции резистора. В большинстве случаев используют МДП-транзисторы с каналом р типа. Поэтому на затвор и сток таких транзисторов следует подавать отрицательное напря­жение. Для микросхем на р-МДП-транзисторах принята отрица­тельная логика. При подаче отрицательного напряжения высокого уровня (логической 1) хотя бы на один вход, соответствующий транзистор открывается и на выходе устанавливается отрицательное напряжение низкого уровня (логический 0). Таким образом, рас­сматриваемый логический элемент выполняет операцию ИЛИ — НЕ.



Рис. 4.8. Базовый элемент ЭСЛ



Рис. 4.9. Базовые элементы НСТЛ на р-МДП-транзисторе a — ИЛИ — НЕ; б — И — НЕ

Другой вариант логического элемента на МДП-транзисторах представлен на рис. 4.9,6. Здесь транзисторы соединены последова­тельно, благодаря чему элемент выполняет логическую операцию И—НЕ: для того чтобы открыть элемент, надо подать уровень 1 на оба входа.

Логический элемент, выполняющий операцию ИЛИ, реализуется при последовательном включении элемента ИЛИ — НЕ и инвертора. Так, объединяя в разном сочетании простейшие логические элемен­ты, можно получить ряд элементов, способных выполнять более сложные логические операции.



Рис. 4.10. Логические элементы на КМДП-транзисторах:

а — инвертор (ключ); б — ИЛИ — НЕ; в — И — НЕ



Другое, весьма перспективное направление разработок микро­схем с малым энергопотреблением базируется на применении МДП-транзисторов с индуцированными каналами разного типа проводи­мости. Два таких транзистора, соединенных последовательно (рис. 4.10,а), образуют ключевой элемент (инвертор), который в стационарном состоянии потребляет ничтожно малый ток, по­скольку в любом положении ключа один из транзисторов закрыт. Действительно, если на входе низкий уровень положитель­ного напряжения (логический 0), то транзистор Т2 закрыт, а Т1 открыт, и на выходе формируется высокий уровень положительного напряжения (логическая 1), При подаче на вход напряжения с уровнем 1 открывается транзистор Т2, а Т1, имея разность напря­жений между затвором и истоком меньше порогового, закрывается. На выходе устанавливается напряжение с уровнем 0.

Такие пары МДП-транзисторов дополняющего типа часто назы­вают комплементарными (КМДП или КМОП).

На рис. 4.10,6, в приведены логические элементы ИЛИ — НЕ и И — НЕ на КМДП-транзисторах.

Для изготовления микропроцессорных микросхем (см. гл. 5) широко применяются логические элементы на приборах с инжек-ционным питанием, называемые элементами интегральной инжек­ционной логики (ИИЛ или И2Л).

Основа элементов ИИЛ — ключ, это собственно прибор с ин-жекционным питанием, состоящий из генератора тока инжекции Iи и транзистора с открытым коллекторным выходом. Работу ключа рассмотрим в составе логического элемента ИЛИ — НЕ (рис. 4.II,а).

Если вход закоротить, ток Iи не потечет в базу транзистора Т1 и транзистор будет закрыт — это состояние кодируется логиче­ской 1. Если вход разомкнуть (режим холостого хода на входе), ток Iи потечет в базу Т1, откроет его до насыщения и обеспечит тем самым режим короткого замыкания, на выходе — это состояние кодируется логическим 0. Параллельное соединение нескольких клю­чей, как на рис. 4.11,а, образует логический элемент ИЛИ — НЕ. Подключение к выходу такого элемента дополнительного ключа, т.


е. инвертора, позволяет выполнять операцию ИЛИ (рис. 4.11,6). Схемы логических элементов И и И — НЕ приведены на рис. 4.11,в, г.



Рис. 4.11. Логические элементы с инжекционным питанием:

а-ИЛИ-НЕ; б — ИЛИ; в — И; г — И — НЕ

Достоинство элементов ИИЛ и микросхем на их основе — низ­кое энергопотребление (ОД-f-l мкВт) при достаточном для многих применений быстродействии (единицы МГц) и высокий уровень интеграции. Недостаток — малый перепад между логическими уров­нями (менее 0,5 В), чувствительность к помехам и невозможность непосредственного сопряжения с логическими элементами других типов. Поэтому элементы ИИЛ нашли применение в больших инте­гральных схемах микропроцессоров, где они выполняют все функции внутри структуры, а выходы на внешние цепи осуществляются через обычные ТТЛ элементы, расположенные в одном кристалле с эле­ментами ИИЛ [54].

МИКРОЭЛЕКТРОННЫЕ ОЗУ

Микросхемы статических ОЗУ имеют, как правило, матричную структуру с двухкоординатноп системой адресации (выборки). Общие принципы их построения уже рассмотрены на примере ми­кросхемы К155РУ1. Матричная структура накопителя и двухкоордп-натная система выборки обеспечивают возможность доступа к каж­дому ЭП. Быстродействующие мпкроэлектрониые ОЗУ формируются на основе биполярных транзисторных элементов ЭСЛ, ТТЛ (ТТЛШ), ИПЛ. Микроэлектронпые ОЗУ среднего и низкого бы­стродействия строятся на p-МДП, n-МДП и КМДП-транзисторных элементах.

Пример ЭП на многоэмнттерных транзисторах приведен на рис. 5.10. По адресным шинам Хi и YJ, с которыми соединены эмит­теры 2 — 5, поступают сигналы, определяющие режим ЭП: запись в триггер, считывание с его выходов или хранение информации. Режим хранения обеспечивается при поступлении сигналов нулевого уровня на обе адресные шины или на одну из них.

Разрядные шины соединены с эмиттерами 1 и 6. Информацион­ные сигналы подаются через усилители записи и воздействуют на состояние транзисторов Т1 и Т2 только при условии, что оба адрес­ных сигнала равны 1. Допустим записывается 1: Wi=1, W0=0. По­скольку усилители записи имеют инверсный выход, то на единичной разрядной шине будет 0, а на нулевой шине — 1. Этим-и сигналами транзистор Т1 закрывается, а Т2 открывается. При записи 0 состоя­ния транзисторов изменятся на обратные.

В режиме считывания сигналами Wi=W0 — Q на разрядных ши­нах устанавливаются уровни 1, чтобы выходы усилителей записи не шунтировали входов усилителен считывания. При выборке ЭП входы 2 — 5 закрываются, и ток через транзистор Т2, протекавший в адресные шины, переключится в разрядную шину через эмиттер-ный переход 6. Заметим, что переход 6 останется открытым при ! на разрядной шине благодаря превышению напряжения на коллек­торе транзистора Т2 над напряжением единичного уровня разряд­ной шины.

                                        

Рис. 5.10. Элемент памяти на биполярных транзисторах

Рис. 5.11. Элемент памяти на КМДП-структурах



Рис. 5.12. Структура микросхемы статического ОЗУ

В результате срабатывает усилитель считывания и формирует сигнал единичного уровня, на выходе другого усилителя в это вре­мя будет сигнал нулевого уровня.

Микросхемы памяти на МДП-транзисторах для ОЗУ статиче­ского типа строятся в основном по тем же принципам матричной организации накопителя с двухкоординатноп выборкой. Пример принципиальной схемы ЭП на КМДП-транзисторах приведен на рис. 5.11. Основу ЭП составляет триггер на транзисторах Т1 — T4 Транзистор Т5 выполняет функции ключа, управляемого сигналом на адресной шине строки Xi. Он соединяет триггер с j разрядной шиной, которая совмещает функции информационной и адресной шин столбца. Выборка строки производится сигналом 1 на адрес­ной шине Xi, открывающим транзистор Т5. В результате сигнал с разрядной шины поступает в триггер на вход пары транзисторов Т2, Т4. Допустим, записывается 1, тогда транзистор T2 откроется, а транзистор Т4 — закроется. С выхода транзистора Т2 напряжение низкого уровня (ниже порогового) переводит транзистор Т1 в за­крытое, а транзистор T3 — в открытое состояния.

Режим хранения обеспечивается подачей 0 по адресной шине строки, при этом транзистор Т5 закрывается и изолирует триггер от разрядной шины.

При считывании в адресную шину Xi подается сигнал 1, тран­зистор Ть открывается, и в разрядную шину поступает ток от источника питания через открытый транзистор Тъ. Если в ЭП запи­сан 0, то транзистор Г3 закрыт, а транзистор Т{ открыт, поэтому при обращении к ЭП ток в разрядную шину не поступает.

На рис. 5.12 показана упрощенная структурная схема микро­схемы статического ОЗУ К564РУ2, матрица которого состоит из 16X16 КМДП элементов памяти. Организация накопителя 256Х X 1 бит. Для обращения к микросхеме требуется ко входам дешиф­раторов строк и столбцов подвести восьмиразрядный код адреса, а также сигнал «Выборка микросхемы» (ВМ), разрешающий обра­щение к накопителю по адресным входам и информационным входу и выходу.


При запрещающем значении сигнала ВМ накопитель изо­лирован от выходов дешифратора строк и шины ввода — вывода.

Ключи выборки столбцов управляются сигналами с выходов дешифратора У и предназначены для коммутации цепи между вы­бранным ЭП и шиной ввода — вывода.

Режим микросхемы устанавливается сигналом «Запись — считы­вание» (3 — С). При единичном уровне сигнала 3 — Си наличии разрешающего сигнала ВМ открыта схема ввода, и информация со входа через шину ввода — вывода и открытый ключ выборки столб­ца поступает в выбранный ЭП. При считывании сигнал 3 — С имеет нулевой уровень, при котором открывается схема вывода информа­ции на выход микросхемы F. Выходная цепь может принимать одно из трех состояний: открытое F — Q, закрытое F=l и высокоомное, при котором выход отключается от внешней шины. Высокоомное состояние выход имеет при отсутствии разрешающих сигналов ВМ и 3 — С.

Таблица 5.5

Микросхема	Технология	Емкость, бит	Время цикла, НС	Потребляемая мошность, мкВт/бит
Статические ОЗУ
К500РУ410	ЭСЛ	256X1	40	3-103
К134РУ6	ИИЛ	1024X1	650	300
К541РУ1Б	ИИЛ	4096X1	280	130
К505РУ2	p-МДП	1024X1	700	900
К505РУ6	n-МДП	1024X1	650	300
К565РУ2	n-МДП	1024X1	400	400
К176РУ2	кмдп	256X1	700	35
К564РУ2 (при U„.!,=	кмдп	256XJ	15СО	0,4 (при хране­нии)
=5 В)				50 (при обра-
				щении)
Динамические ОЗУ
К507РУ1	p-МДП	1024X1	600	75
К565РУ1	n-МДП	4096X1	400	5 (при хране-
				нии)
				175 (при об-
К565РУЗ	n-МДП	1638X1	400	ращении) 5 (при хране- нии) 40 (при обра- щении

Некоторые примеры микросхем статических ОЗУ и их парамет­ры представлены в табл. 5.5 [17, 51].

Перейдем к рассмотрению устройства и принципа действия ми­кросхем памяти динамического типа. Обычно такие микросхемы изготавливают по МДП-технологии.


Для примера выберем микро­ схему динамического ОЗУ К565РУ1. Ее упрощенная структурная схема приведена на рис. 5.13, а детализация функциональных узлов одного столбца матрицы — на рис. 5.14.



Рис. 5.13. Структура микросхемы динамического ОЗУ

Микросхема содержит выполненные в одном кремниевом кри­сталле матрицу-накопитель из 4096 ЭП, расположенных на пересе­чениях 64 шин строк и 64 шин столбцов, 64 усилителя считывания, два шестиразрядных регистра для хранения кода адреса, два де­шифратора с 64 выходами каждый, ключи выборки строк и столб­цов, устройство ввода — вывода и устройство управления и синхро­низации, включающее четыре формирователя Ф, — Ф4 управляющих сигналов.



Рис. 5.14. Функциональные элементы динамиче­ского ОЗУ

Матрица-накопитель разделена на две части по 32x64 ЭП в каждой. Между ними размещены усилители, так что каждый столбец состоит из двух секций, подключенных к разным плечам усилителя (рис. 5.14).

Элемент памяти построен по однотранзисторной схеме и вклю­чает конденсатор Cij и транзистор Tij. Транзистор выполняет функ­ции ключа: при сигнале на адресной шине строки Xt — l он откры­вается и соединяет конденсатор Cij с j-разрядной шиной. Разряд­ные шины являются информационными и адресными одновременно Выборка j-разрядной шины производится при совпадении выходного сигнала дешифратора Yj — l, открывающего ключи выборки столбца Тj1, и управляющего сигнала Ф3=1, открывающего ключи Тj2. В результате обе шины ввода — вывода соединяются с j-разрядной шиной и таким образом обеспечивается считывание или запись информации.

Микросхема управляется сигналами: кода адреса (а0 ... а11 } тактовым ТС, выборки микросхемы ВА1 и записи — считывания 3 — С (см. рис. 5.13).

Сигналы кода адреса (выборки ЭП) поступают на регистры строк {а0 ... а5} и столбцов {а6 ... а„}. Код адреса выбирает одну из строк t и один из столбцов I, на пересечении которых находится ЭП-ij с требуемым номером.

Сигнал ТС разрешает обращение к матрице по адресным вхо­дам.


По его положительному перепаду код адреса записывается в регистры и затем дешифрируется. Одновременно запускается фор­мирователь Ф1, а от него формирователь Ф2. Внутренние сигналы Ф1 и Ф2 управляют последовательностью операций по выбору стро­ки. Сигнал единичного уровня с выхода дешифратора открывает один из ключей выборки строк, через который на соответствующую строку матрицы поступает сигнал Ф1. В результате все ЭП этой строки оказываются подключенными к своим разрядным шинам. Одновременно сигнал Ф1 через селектор на транзисторах Гсь Тс?., который управляется старшим разрядом а5, кода адреса строки, воздействует на одну из опорных строк и подключает к разрядным шинам конденсаторы C0j опорных элементов (назначение опорных элементов поясняется далее).

Сигнал Фа включает усилитель считывания и происходит реге­нерация информации во всех ЭП выбранной строки. При наличии разрешения по входу ВМ сигнал Ф2 запускает формирователь Ф?, выходным сигналом которого затем запускается формирователь Ф.-,.

Управляющий сигнал Фз, открывая транзисторные ключи 7V, коммутирует цепь, соединяющую шины ввода — вывода с выбран­ной дешифратором У через ключи Тц разрядной шпион. Сигнал Ф4 открывает схему вывода информации.

По отрицательному перепаду ТС все функциональные узлы микросхемы переходят в исходное состояние, при котором из-за отсутствия разрешающих сигналов Ф1 и Ф3 закрываются ключи вы­борки строк и столбцов и матрица-накопитель изолируется от всех цепей. Время, необходимое на установление этих процессов опреде­ляется одним из временных параметров — минимальной длительно­стью паузы между ТС.

Сигнал ВМ разрешает обращение к матрице по информацион­ным входу и выходу. При разрешающем сигнале ВМ формируются сигналы Ф3 и Ф4, управляющие составлением цепи от выбранного ЭП до входа или выхода микросхемы. Сигнал 3 — С определяет режим микросхемы: при нулевом уровне — запись, при единичном — считывание. Последовательность поступления на входы микросхемы сигналов кода адреса, ВМ и 3 — С при записи и считывании пока­зана на рис. 5.15,а и 5.15,6 соответственно.



Рассмотрим подробнее процессы при считывании и регенерации информации. Для этого поясним принцип действия усилителя счи­тывания и необходимость его включения в разрыв разрядной шины.



Рис. 5.15. Временные диаграммы сигналов мик­росхемы динамического ОЗУ: а — при записи; б — при считывании

Разрядная шина обладает собственной емкостью Су (см. рис. 5.14), которая значительно превышает емкость Crj запоминаю­щего конденсатора. Поэтому при подключении ЭПц к разрядной шине изменение ее потенциала, пропорциональное отношению Cij/Cy<l, будет незначительным. Эта особенность динамических ЗУ, построенных на однотранзисторных ЭП, обусловливает необхо­димость в очень чувствительном усилителе считывания. Такими свойствами обладает дифференциальный усилитель триггерного типа, выполненный на транзисторах Tу1 — Tу4. Введение дифференциального усилителя обусловило необходимость в опорных элементах. Опор­ный элемент 30 (T0j, C0;) построен по такой же схеме, как и ЭП, но имеет вдвое меньшую емкость конденсатора. Строки ЭО (опорные строки) находятся в разных половинах матрицы. К источ­нику управляющего сигнала Ф{ через селектор Tcl, Tcz сигналом а$ подключается та из двух опорных строк, которая находится в про­тивоположной относительно выбранной информационной строки по­ловине матрицы.

В паузе между ТС, т. е. при TС — 1, через открытые транзи­сторные ключи Tпj в каждом столбце происходит разряд Су до напряжения логической единицы U1. С поступлением ТС ключи Tпj закрываются и шина оказывается под напряже­нием U1. С некоторой задержкой относительно положительного пе­репада ТС на j-информационную строку и на вторую опорную строку поступает сигнал Ф1= 1. В результате к j-разрядной шине с обеих сторон усилителя подключаются 377,-j и 30,-. Напомним, что этот процесс одновременно происходит на всех разрядных шинах.

С подключением dj и С0;- на секциях j-разрядной шины, т. е. в точках А и В (см. рис. 5.14), устанавливаются потенциалы: UAmax=U1 при ЭПij=1; UAmin=U'a/(a+l) при ЗЯ1,=0; Uв= =Uon-Ul2a/(2a±1), где а=СY/Сij.



Следовательно, изменение потенциала в точке А при подключе­нии ЭП не превышает ДU=UAmах — UA min=U1/(a+l) =Ul/a, что составляет удвоенное значение разности между уровнями UA и Uon: UAтax — Uоп= — (UAmin — Uоп) =АU/2. Таким образом, значе­ние информационного сигнала на одном входе усилителя отсчиты­вается относительно опорного уровня напряжения на втором. Уси­литель настроен на отрабатывание разности входных напряжений UA — Uв=±ДU/2.

При ЭПц = 1 UA>UB, транзистор Tу2 открыт, а транзистор TУ1 закрыт. При включении сигналом Ф2 цепи питания усилителя в точках А и В формируются уровни напряжения 1 и 0 соответст­венно. Происходит восстановление частично утраченного заряда на конденсаторе Сij (регенерация информации) и одновременно в шину ввода — вывода поступает усиленный считываемый сигнал. На дру­гой секции разрядной шины в это время устанавливается нулевой потенциал.

При ЭПij =0 UA<UB, транзистор Ty1 открыт, а транзистор Tу2 закрыт. При включении питания устанавливаются уровни О в точке А и 1 BS точке В. Через открытый транзистор Ту1 происхо­дит разряд полушины столбца и на запоминающем конденсаторе восстанавливается нулевой потенциал, т. е. регенерируется ранее записанный в ЭПij логический 0.

При выборке ЭЯА,- в разрядной шине происходят аналогичные процессы с тем отличием, что опорный уровень напряжения форми­руется на полушине А.

Информация в выбранный ЭП записывается путем коммутации информационного входа через шины ввода — вывода на выбранную разрядную шину.

В режиме хранения сигнал ТС отсутствует и матрица отключе­на от всех окружающих ее цепей.



Рис. 5.16. Устройство регенерации динамического ОЗУ

При построении на микросхемах памяти модуля динамического ОЗУ предусматривается специальный цикл регенерации, который представляет собой цикл считывания по адресу регенерации. Адрес регенерации формируется счетчиком, разрядность которого определяется разрядностью кода адреса строк. Число циклов регенерации равно числу строк в матрице-накопителе.


Поскольку регенерация осуществляется одновременно во всех ЭП выбранной строки, цикл обращения к матрице реализуется при отсутствии разрешающего сигнала ВМ, когда разрядные шины изолированы от дешифратора столбцов и шины ввода — вывода.

Время, необходимое для регенерации одной строки, равно дли­тельности цикла считывания tц.сч (см. рис. 5.15). В это время обра­щение к микросхеме запрещено. Для регенерации m строк требует­ся время mtц.сч, что составляет mtЦ.СР/Tper часть от периода ре­генерации Грег, равного обычно 1 — 2 мс. В частности, для модулей ОЗУ на микросхемах К565РУ1 время занятости на регенерацию со­ставляет 1,3 % общего времени работы ОЗУ.

Необходимое для обеспечения регенерации оборудование вклю­чает помимо счетчика мультиплексор, триггер и генератор регенера­ции (ГР), синхронизированный ТС. Структурная схема устройства регенерации N разрядного модуля ОЗУ приведена на рис. 5.16 [51].

Работает устройство регенерации следующим образом. По сиг­налу ГР счетчик изменяет свое состояние на очередное и форми­рует код выборки следующей строки. Триггер устанавливается в со­стояние V1=l и V2 = 0, при котором мультиплексор коммутирует на входы ОЗУ сигналы кода адреса регенерации {а'0 ... а'5}, и с по­ступлением сигнала ТС в матрице происходит регенерация инфор­мации в ЭП выбранной строки.

С некоторой задержкой относительно положительного фронта ТС, определяемой параметром «время удержания адреса относи­тельно ГС», триггер возвращается в исходное состояние по входу установки 0 сигналом, формируемым устройством управления (на рис. 5.16 не показано). При Ki = 0 и Vz=l на входы X поступают сигналы кода адреса обращения.

Характеристики серийных микросхем динамических ОЗУ приве­дены в табл. 5.5.

МИКРОЭЛЕКТРОННЫЕ ПЗУ

Микросхема ПЗУ включает матрицу-накопитель, регистр и де­шифратор адреса, усилители считывания. По способу записи инфор­мации ПЗУ подразделяются на масочные ПЗУ, программируемые ПЗУ (ППЗУ) и репрограммируемые ПЗУ (РПЗУ). Характеристики серийных микросхем ПЗУ приведены в табл. 5.6.

Таблица 5.6

Микросхема	Тип ПЗУ	Техноло­гия	Емкость, бит	Врема вы­борки, НС	Потребляемая мощность. мкВт/бит
К155РЕ21	ПЗУ	ТТЛ	256X4	60	400
К505РЕЗ	ПЗУ	p-МДП	512X8	1500	250
К188РЕ1	ПЗУ	кмдп	1024X1	1100	5
К500РТ149	ППЗУ	эсл	256X4	35	500
К556РТ4	ППЗУ	ттлш	256X4	75	500
К519РР2	РПЗУ	МНОП	64X4	300	15
К558РР1 1	РПЗУ	МНОП	1024X1	5000	300
К558РР1	РПЗУ	МНОП	2048Х 1	5000	150
К573РФ1	РПЗУ	p-МДП1)	1024X8	900	150

1)С плавающим затвором.

Масочные ПЗУ изготавливают в основном на биполярных или полевых транзисторах. Запись информации в ПЗУ осуществляется на одной из завершающих технологических операций изготовления микросхемы путем формирования схемы подключений транзисторов к шине строки (рис. 5.17).

Организация ПЗУ может быть как одноразрядной, так и мно­горазрядной. В частности, на рис. 5.17 показана структура ПЗУ с организацией тХп бит. Информация записывается однократно. При кодировании может быть принято следующее условие: 0 соот­ветствует наличие соединения базы транзистора с шиной строки, I — отсутствие такого соединения.

При выборке строки открываются транзисторы, соединенные с адресной шиной, и на соответствующих им разрядных шинах фиксируется 0. На остальных шинах будет уровень 1. Обычно пре­дусматривается вход ВМ для сигнала разрешения считывания.

Аналогично строятся масочные ПЗУ на МДП-транзисторах.

 

Рис. 5.17. ПЗУ на биполярных транзис­торах

Рис. 5.18. ППЗУ на многоэмиттерных транзис­торах

Программируемые ПЗУ в отличие от масочных ПЗУ позволяют записать, но тоже однократно, нужную информацию самому поль­зователю.
Для этого с помощью специальной установки пережигают плавкие перемычки в точках соединения столбцов и строк. Один из вариантов ППЗУ на основе многоэмиттерных транзисторов показан на рис. 5.18. Один транзистор составляет строку. При выборке по адресной шине на базу транзистора поступает сигнал. Транзистор открывается, и на разрядных шинах формируются уровни напряже­ния, соответствующие схеме соединения с этими шинами эмиттеров данного транзистора: если эмиттер соединен с шиной, то в эту шину поступит ток от источника коллекторного напряжения, если пере­мычка разрушена, то тока в шине не будет. Выходными усилителя­ми это различие в состояниях разрядных шин преобразуется в код числа.

Репрограммируемые ПЗУ обычно строят на основе структур МНОП, т. е. металл-нитрид кремния-окисел кремния-полупроводник, или МДП с плавающим затвором. Структура МНОП представляет собой (рис. 5.19,с) МДП-транзистор с двухслойным диэлектриком под затвором. Нижний, примыкающий к полупроводнику слой дву­окиси кремния толщиной 3 — 4 им, «прозрачен» для электронов. Если к затвору относительно подложки приложить импульс напряжения положительной полярности, то под действием сильного электриче-сксгс поля между затвором и подложкой электроны приобретают достаточную энергию, чтобы пройти тонкий диэлектрический слой до границы раздела двух диэлектриков. Верхний слой нитрида кремния имеет значительную толщину, так что электроны преодо­леть его не могут.

Рис. 5.19. МНОП-транзистор (a) и его передаточная харак­теристика для двух состояний (б)

Накопленный на границе раздела двух диэлектрических слоев заряд электронов снижает пороговое напряжение и смещает пере­даточную характеристику транзистора влево (рис. 5.19,6). Так за­писывается 1. Логическому 0 соответствует состояние транзистора без заряда электронов в диэлектрике. Чтобы обеспечить это состоя­ние, на затвор подается импульс напряжения отрицательной поляр­ности. При этом электроны вытесняются в подложку. При отсутст­вии заряда электронов под затвором передаточная характеристика смещается в область высоких пороговых напряжений.



Для считывания записанной информации на затвор необходимо подать напряжение, значение которого лежит между двумя поро­говыми уровнями, соответствующими 0 и 1. Тогда при записанном 1 транзистор откроется, а при 0 — останется в закрытом состоянии.

Число циклов перепрограммирования составляет несколько ты­сяч. Перепрограммирование осуществляется значительными по ампли­туде импульсами напряжения (30 — 40 В), что обусловливает высо­кие требования к электрической прочности диэлектрических слоев и электронно-дырочных переходов.

Другое направление создания РПЗУ основано на использовании свойств МДП-структур с плавающим затвором (рис. 5.20,а, б). Особенность устройства такого элемента памяти заключается в том, что затвор формируется внутри диэлектрика и не имеет наружных выводов. Затвор отделен от подложки тонким, прозрачным для электронов слоем диэлектрика.

Для записи 1 между истоком или стоком и подложкой прикла­дывается обратное напряжение, достаточное для создания условий лавинного размножения электронов в электронно-дырочном перехо­де. Эти электроны, имея большую кинетическую энергию, попадают на затвор, накапливаются на нем и создают потенциал, достаточный для наведения канала. Если на затворе заряд отсутствует, канал не формируется. Это состояние транзистора соответствует 0.



Рис. 5.20. РПЗУ на МДП-приборе с плавающим затвором:

а — МДП-прибор с плавающим затвором; б — условное обозначе­ние; в — матрица-накопитель РПЗУ

В состав матрицы-накопителя МДП-транзистор с плавающим затвором включают в паре с обычным МДП-транзистором (рис. 5.20,в). Очевидно, что при проводящем состоянии транзисто­ра Т2, когда записана 1, через тракзисторы ti и Т2 в выходную щину потечет ток считывания. Если же записан 0, транзистор Т2 закрыт и тока в выходной шине не будет.

 Стирание информации в РПЗУ такого типа производится уль­трафиолетовым облучением кристалла микросхемы через окно в крышке корпуса. Количество циклов перепрограммирования око­ло 100.

Репрограммируемые ПЗУ способны сохранять заряд при отклю-ценном питании в течение 2 — 3 тыс. ч.

МИКРОКАЛЬКУЛЯТОРЫ

В последние годы широкое распространение получили неболь­шие по размерам вычислительные устройства для цифровой обра­ботки информации, так называемые микрокалькуляторы. Рассмот­рим их структуру и порядок работы на примере микрокалькулято­ра БЗ — 18А.

В состав устройства (рис. 7.23, рис. 7.24) входят: большая инте­гральная микросхема (БИС), индикатор для отображения проме­жуточных и окончательных результатов, клавишное устройство для ввода информации, источник питания.

БИС содержит следующие функ­циональные узлы:

устройство ввода — вывода, пред­назначенное для приема информации с клавишного устройства и выдачи ин­формации на индикатор;

арифметико-логическое устройство (АЛУ), обеспечивающее выполнение математических операций над числами;

постоянное запоминающее устрой­ство (ПЗУ), используемое для хране­ния микропрограмм выполнения всех вычислительных функций (сложения, вычитания, умножения, деления, опре­деления тригонометрических функций, логарифмов и т. п.) и функций управ­ления (ввод данных и команд, вывод результатов, защита от дребезга кон­тактов, нажатия одновременно двух клавиш и т. п.);

Рис. 7.23. Внешний вид микрокалькулятора БЗ-18А

оперативное запоминающее устрой­ство (ОЗУ), служащее для хранения чисел, которые участвуют в вычислени­ях, а также промежуточных результа­тов;

Рис. 7.24. Структурная схема микрокалькулятора БЗ-18А

генератор опорной частоты, предназначенный для выработки синхронизирующих сигналов; .

устройство управления (УУ), формирующее последовательность сигналов, которые координируют работу всех элементов БИС.

Рассмотрим последовательность работы микрокалькулятора на примере выполнения сложения двух чисел.

Пои подаче питания специальный триггер подготавливает ПЗУ к выдаче микрокоманд на приведение всех элементов в исходное состояние Через 100 — 500 мс начинает выполняться микропрограмма, которая обеспечивает подготовку ОЗУ и УУ к работе. Следующая микропрограмма производит опрос клавишного устройства и выдачу информации на индикатор.
Если ни одна из клавиш не на­жата, на индикаторе будет высвечиваться только 0 и точка.

Вычисление начинается с введения первого числа. Оно вводит­ся в десятичном коде последовательно, начиная со старшего разря­да При нажатии на клавишу в УУ срабатывает соответствующий триггер который фиксирует нажатие клавиши. Информация пере­дается в ОЗУ и отображается на индикаторе. В процессе ввода цифр обеспечивается задержка начала следующей микропрограммы по вводу числа и его кодированию во избежание сбоев в работе в результате дребезга контактов.

При нажатии клавиши, соответствующей действию (сложению), которое должно быть выполнено с введенными числами, эта коман­да запоминается в ОЗУ и оно подготавливается к принятию сле­дующего числа. Последнее вводится и запоминается аналогично первому и также высвечивается на индикаторе.

При нажатии клавиши, соответствующей выдаче результата, начинает выполняться микропрограмма сложения. Вычисления осуществляются в АЛУ. Результат поступает в ОЗУ и отображается на индикаторе. Ранее записанная в ОЗУ информация стирается.

Таблица 7.2

Тип	+, — Х, :	Выполняемые функции	Габаритные разме­ры, мм
			Доп. функция	Операции с памятью	Про­грамми­рова­ние	Тип инди­катора	Потребля- емая мощность мВт	Масса, г
БЗ-09Л1	+	+	—	—	%	1	——	ВЛД*	—	300	153X86X36
БЗ-14М	+	+	+	—		—	—	ВЛД	—	300	158Х86Х36
БЗ-23	+	—	—	—	%	—	—	СД**	450	200	155х78X28
БЗ-24Г	+	—	—	—		п+	—	СД	450	200	155Х78Х28
БЗ-25А	+	—	—	—			—	ВЛД		360	155X78X28
БЗ-26	+	—	+	—	%	п+, п —	—	ВЛД	7СО	360	140X75X25
СЗ-27	+ .	—	—	—		—	—	ВЛД		200	165X78X21
БЗ-30	+	+	+	—	%	—	—	ЖК***	10	100	109X66X8,5
СЗ-33	+	+	—	—	%	П+, П —	—	СД	350	120	130X70X12
БЗ-39	+	+	+	—	%	—	—	ЖК	65	65	100X66,5X1°. 5
СЗ-15	+	+	+	+ (нет 10x)		п+ , п — Х<—>П	—	СД	1200	500	170X90X32
БЗ-18А	+	+	+	+		п+ , п — п +х2, х<—>п	—	ВЛД	700	400	160X20X46
БЗ-19М	+	+	+	+ (нет 10x)	—	доп. регистр памяти	—	СД	900	400	166,5X86X41
БЗ-32	+	+	+	+ (кет arc)	г~р, п, |[(||)]|	2 доп. регистра памяти	—	СД	—	300	120X73X30,4
Б3-36	+	+	+	+	г — р, п |[(||)]|, n!	n+, n — , n~, nx, n< — >х	—	СД	200	200	145Х78,5Х15
Б3-37	+	+	+	+	г — р, п	n+, n — , n+х2 Х<->П	—	сд	450	200	155Х78Х28
БЗ-21	+	+	+	+ (нет arc)	x2, п, еix	1 В соотв. с прогр.	+	сд	1000	390	185X100X43
БЗ-34	+	+	+	+	х2, п, еix	В соотв. с прогр.	+	сд	1000	390	185Х100ХНЗ

Аналогично выполняются и другие вычислительные операции, однако объем их может быть значительно большим. Вычисление тригонометрических, логарифмических и подобных функций произ­водится с помощью микропрограмм, которые хранятся в ПЗУ.

Время вычисления зависит от сложности операции. Например, сложение двух восьмиразрядных чисел осуществляется примерно за 0,05 с, а вычисление arctg x — за 3 с.

Микрокалькулятор БЗ-18А реализован на базе БИС К145ИП12 и выполняет четыре арифметических действия, вычисление функций 1/х, х-2, lп х, lg x, еx, 10х, xy, sin x, cos x, tgx, arcsinx, arccos x, arctg x (угол может быть задан в градусах и радианах), операции с числом я, обмен чисел на индикаторе и в рабочем регистре («<—>») или в регистре памяти («х< — >п»), использование памяти для суммирования или вычитания числа на индикаторе («п+», «п~») или суммирование квадрата числа на индикаторе («п+») и еще ряд дополнительных действий. Для сокращения числа клавиш совмещают две операции на одной клавише с общим управлением перехода от основных к дополнительным операциям.

Число рабочих разрядов — восемь. Операции с десятичными дробями ведутся с плавающей запятой: при вводе десятичной дроби запятая ставится в нужном месте, а затем ее положение опреде- ляется автоматически.

По назначению отечественные микрокалькуляторы можно разде­лить на три группы в соответствии с функциональными возможно­стями: 1) для выполнения несложных операций (арифметические действия, вычисления 1/х, Х-2, %, некоторые операции с памятью); 2) для выполнения инженерных и научно-технических расчетов без программирования (арифметические действия, вычисление ряда функций, операции с памятью); 3) для выполнения инженерных и научно-технических расчетов с возможностью использовать програм-мдрование.

К первой группе относятся микрокалькуляторы БЗ-04, БЗ-14М, БЗ-23, БЗ-24Г; БЗ-26Л, БЗ-30, БЗ-39, СЗ-07, СЗ-22, СЗ-27, СЗ-33 и др. Ко второй группе относится рассмотренный микрокалькуля­тор БЗ-18А, а также его модификации БЗ-18, БЗ-18М и еще ряд подобных устройств (БЗ-19М, БЗ-36, БЗ-37, СЗ-15 и т.


п.). У наибо­ лее совершенных микрокалькуляторов второй группы, например, СЗ-15, БЗ-36, предусмотрено выполнение операций в скобках |(11)|, что значительно облегчает проведение вычислений, нахож­дение факториала (n!) (БЗ-36) и ряд дополнительных функций. К третьей группе относятся микрокалькуляторы БЗ-21, БЗ-34 и др. Одной из особенностей микрокалькуляторов рассматриваемой группы является увеличение объема памяти. Если в БИС микрокалькуля­торов для простейших и научно-технических расчетов без програм­мирования имеется два — четыре регистра памяти, то в БЗ-21 их 14. Кроме двух основных регистров в этом микрокалькуляторе есть еще семь дополнительных, предназначенных для хранения исходных данных и промежуточных результатов, а также дополнительное ОЗУ из шести ячеек памяти, которое вместе с одним из основных оперативных регистров образует замкнутое кольцо из семи реги­стров. Объем памяти в БЗ-21 сопоставим с объемом памяти у пер­вых образцов стационарных ЭВМ.

Таблица 7.3

Микросхема	Число элемен­тов на кристалле	Параметр
Uвх,В	Uвых,В	Рпотр- Вт
К145АП1А	378	5,2	9,2	6,6
К145АФ1	12	—	18	—
К145ПП1А	642	4,6	9,2	6,6
К145ИП1А	3400	4,4	4,6	3,3
К145ИП2А	1492	4,6	4,6	3,3
К145ПН1	4	~	—	5

Увеличение объема и гибкости памяти в БИС программируе­мых микрокалькуляторов позволяет записывать несколько десятков отдельных команд — шагов и выполнять такие логические операции, как условный и безусловный переход, использование подпрограммы и т. д. В БЗ-21 число шагов вводимой пользователем программы составляет 60, в БЗ-34 — 98.

Отечественная промышленность выпускает несколько типов на­стольных калькуляторов, например «Искра-125», у которой имеются более широкие возможности программирования, поскольку объем памяти, отводимой под программу и ОЗУ, достигает 1024 кбайт.

Параметры ряда отечественных микрокалькуляторов приведены в табл. 7.2.



Элементная база микрокалькуляторов — БИС, построенные на МДП-транзисторах. Наиболее широко используют МДП-транзисто-ры с р-каналом и особенно комплементарные структуры.

В отечественных микрокалькуляторах широко применяют микро­схемы серии 145. Различные микрокалькуляторы содержат в своем составе одну или несколько микросхем. Например, БЗ-04 построен на шести микросхемах: К145АП1А (формирователь импульсов). К145АФ1 (селектор цифр), К145ПП1А (устройство управления) — обеспечивают работу устройства индикации, К145ИП1 А — выпол­няет арифметические и логические операции, преобразование инфор­мации в двоично-десятичный код, а также в код, необходимый для устройства индикации, К145ИП2А — регистр памяти, К145ПН1 — преобразователь напряжения.

Параметры указанных микросхем приведены в табл. 7.3.

В состав микрокалькулятора БЗ-21 входят три микросхемы К145ИК501 (502, 503) — оперативное устройство, ПЗУ которого запрограммировано на выполнение различных функций согласно исполнению; К145ИР1 — динамический регистр сдвига на 1024/1008 бит; К165ГФ2 — четырехфазный генератор импульсов. Указанные микросхемы содержат соответственно 9800, 6167 и 188 элементов на кристалле.

Микрокалькуляторы БЗ-23, БЗ-24Г, БЗ-37 построены на двух микросхемах: К145ИП11 (К145ИП7 для БЗ-37) — АЛУ с памятью и устройствами управления; К145КГ1 — устройство согласования с индикатором на светодиодах, выполненное на биполярных тран­зисторах.

Ряд микрокалькуляторов, например БЗ-18А, БЗ-36, построен на одной микросхеме. БИС микрокалькулятора БЗ-18А К145ИП12 содержит 16 тыс. транзисторов, резисторов и конденсаторов. Эти элементы соединены с помощью 25 тыс. соединительных линий. Все элементы и соединения размещены на кристалле размером .5x5,2 мм, установленном в керамическом корпусе. БИС микрокаль­кулятора БЗ-36 (К145ИП15) содержит 18 тыс. транзисторных струк­тур, выполненных по р-МДП-технологии на кристалле 5,2x5,5 мм.

Число разрядов индикаторного табло в микрокалькуляторах составляет 9 — 12.


Один из разрядов — служебный. Он используется лля индикации отрицательного знака числа, а также может слу­жить для сигнализации о переполнении рабочих регистров и раз­ряде источников питания.

Дальнейшее совершенствование микрокалькуляторов идет по нескольким направлениям: расширяют возможности программирова­ния, начинают внедрять такие носители программ, у которых про­грамма не разрушается с отключением источников питания (магнит­ные карты, микрокассеты), предполагается создать библиотеки готовых сменных программ для микрокалькуляторов. Объем памяти возрастает до 10 — 20 регистров. Производительность повышается за счет использования параллельных вычислений и связи микрокаль­кулятора с большой ЭВМ.

Совершенствование устройств вывода информации ведется в на­правлении создания встроенных устройств тепловой печати результа­тов, увеличения площади экрана для отображения информации.

Одна из перспектив развития микрокалькуляторов — использо­вание в них компактного алфавитно-цифрового устройства отобра- жения, которое позволит реализовать диалоговый режим вычислений и обработки информации.

Совершенствование микрокалькуляторов предполагается осу­ществить без увеличения потребляемой ими мощности, а даже при ее снижении.

Отечественные микрокалькуляторы описаны в [17, 27].

МИКРОПРОЦЕССОРНЫХ БИС

В систему основных показателей, по которым в первом прибтгчсгш! оценивают свойства МП, обычно включают следующие Ха­рактеристики (см. табл. 5.3) [6, 8, 53, 55].

1 Разрядность информационных чисел обрабатываемых как единое целое. От этого показателя в значительной мере зависят функциональные возможности МП и эффективность его применения: чем выше разрядность обрабатываемых МП чисел, тем шире круг задач, для решения которых он может быть использован.

Характеристика микро процессора	Комплекты МИ БИС
К 580	К582	К 583	К584	К580	К581	К587	К588	К 536
Разрядность, бит (Н-наращивае-мая)	2Н	4Н	8Н	4H	8	16	411	16Н	8
Время цикла, мкс	0,15	1,75	1 ,0	9 0	9 0	0,4	2,0	2,0	30
Число команд (микрокоманд)	(512)	(4608)	(256)	(459)	78	84	(108)	(594)	168
Число РОН	11	8	16	8	6	8	8	16	—
Потребляемая мощность, мВт (ток, мА)	(240)	(145)	(560)	140	750	900	50	5	70
Напряжение питания, В	5	5	5	5	-5; 12	+ 5; 12	9	5	— 24; +1,2
Технология	ТТЛШ	иил	ИИЛ	ИИЛ	n-МДП	л-МДП	кмдп	кмдп	p-МДП
Число выводов корпуса	28	48	48	48	48	48	48	42	48

Разрядность может быть, как отмечалось, фиксированной и наращиваемой. У МП серий К.580 и К581 разрядность чисел фикси­рована и равна 8 и lb бит соответственно. Такой разрядности вполне достаточно для многих применений. Основная группа МП имеет наращиваемую структуру с кратностью от 2 (К589) до 16 бит (К588). На их основе можно, следовательно, строить МП вычисли­тельные средства с различной длиной обрабатываемых чисел и для различных областей применений.

2. Быстродействие. Характеризуется временем цикла. Наиболее быстродействующим является МП серии К589, у которого длитель­ность цикла 150 не и тактовая частота 10 МГц. Большинство МП характеризуется длительностью цикла 1 — 2 мкс и работает при так­товых частотах 1 — 2 МГц.

3 Число основных команд или микрокоманд. Обычно число команд составляет 70 — 100. Чем больше разных команд, тем удоб­нее составлять программы.

4. Адресуемая емкость памяти. Информационная емкость па­мяти количественно определяется числом ячеек, в которых одно­временно могут храниться числа. Для обращения к ячейке МП должен послать в ЗУ код ее номера — адрес хранящегося там чис­ла Чтобы иметь возможность обратиться к любой ячейке, надо обеспечить соответствующее число разных кодовых комбинаций, ко­торыми определяется адрес.

Пусть число разрядов кода адреса n, тогда число разных ком­бинаций равно 2n — это и будет адресуемой емкостью памяти. Па­мять в МП вычислительном средстве является, как правило, внеш­ней по отношению к МП и ее информационная емкость в принципе может быть очень большой, но все дело в том, какую часть этой памяти может использовать МП.

Следовательно, для определения информационной емкости адре­суемой памяти надо знать разрядность кода адреса или, иначе, раз­рядность адресной шины, по которой код поступает в ЗУ. Напри­мер у МП К580ИК80 разрядность адресной шины равна 16, значит по ней можно обеспечить доступ к ЗУ по 213=64 К адресам (1 К=210)

5 Число внутренних регистров общего назначения РОН. Ти­пичное их число8...16, но может быть и больше. Эти регистры составляют внутреннюю память. Поэтому чем больше их, тем боль­ше оперативной информации можно разместить в МП и сократить тем самым число обращений к внешней памяти. При этом, очевидно, производительность МП увеличивается.

6. Электрические параметры: потребляемая мощность, число и номинальные значения напряжений источников питания, уровни логических 0 и 1, выходные и входные токи и др. Знание этих па­раметров необходимо при решении вопроса о совместном приме­нении МП БИС одной серии с микросхемами других серий, напри­мер с БИС памяти, многие из которых выпускают отдельными се­риями. Кроме того, при оценке общих показателей вычислительного средства, особенно в условиях ограничений на энергопотребление, учет электрических показателей также необходим.



7. Тип технологии. Как и для микросхем стандартных серий, рассмотренных в гл. 4, во многом возможности МП БИС определя­ются технологией их изготовления. Знание этого фактора помогает оперативно разобраться в вопросах, касающихся электрических пара­метров МП, возможности их улучшения, перспективности, совмести­мости с микросхемами стандартных серий, особенностей применения.

Комплекты МП БИС изготавливают на основе наиболее пер­спективных технологических методов, за которыми традиционно установились названия реализуемых логических структур: ТТЛШ, ЭСЛ, ИИЛ, КМДП, л-МДП.

Технология л-МДП, пришедшая на смену р-МДП технологии, позволяет увеличить вдвое уровень интеграции и в 5 раз повысить быстродействие микросхем. По этой технологии возможна реализа­ция МП с одним источником питания. В настоящее время л-МДП технология широко развивается и оценивается как перспективная.

Технология КМДП получает широкое распространение благода­ря, прежде всего, возможности существенно, на 2 — 3 порядка, сни­зить потребляемую микросхемами статическую мощность, обеспечить высокую плотность размещения элементов в кристалле и сравнитель­но высокое быстродействие микросхем. Для работы микросхемы требуют одного источника питания с большим диапазоном допусти­мых значений напряжения.

Для изготовления МП БИС применяется также технология ТТЛШ и технология ИИЛ. Первая позволяет получить наиболее

быстродействующие МП при сравнительно небольшой потребляемой мощности. Технология И ИЛ позволяет за счет значительного сни­жения потребляемой мощности повысить уровень интеграции и на этой основе успешно решить задачу создания сложных МП вычис­лительных средств на одном кристалле с достаточно высоким бы­стродействием. Микропроцессорные БИС с инжекционным питанием, благодаря использованию в их оконечных узлах ТТЛШ элементов, оказываются совместимы с микросхемами ТТЛ и ТТЛШ.

Перспективы повышения быстродействия МП связаны с ЭСЛ технологией, которая позволяет получить МП с тактовыми частота­ми десятки (серия К1800) и сотни мегагерц.



Решение проблемы дальнейшего повышения степени интеграции МП БИС также в значительной мере зависит от технологии. Наи­большая степень интеграции к настоящему времени, равная 300 тыс. элементов на кристалле, получена в БИС памяти с регулярной структурой емкостью 64 К бит на МДП-транзисторах. Для одно­кристальных микро-ЭВМ характерна степень интеграции 50 — 100 тыс. элементов на кристалле. В ближайшие годы ожидается достижение уровня 1 млн. элементов на кристалле [9, 17].

8. Состав комплекта МП БИС. В состав комплекта может вхо­дить от одной до десятков БИС. В пределе МП вместе с ЗУ, УУ и другими узлами может быть выполнен на одном кристалле, напри­мер К1801ВЕ1 — однокристальная микро-ЭВМ. Направление одно­кристальных микро-ЭВМ интенсивно развивается, что создает пред­посылки для дальнейшего расширения области применения микро­электронных вычислительных средств. Однако большинство пока составляют комплекты МП БИС, содержащие вместе с МП несколь­ко сопутствующих ему БИС. Назначение БИС разнообразно: есть среди них такие, без которых МП вычислительное средство постро­ить невозможно, но нередко в комплекты включают БИС, без кото­рых можно обойтись, но с ними существенно улучшаются основные Показатели МП средства.

Примером может служить БИС арифметического расширителя К587ИКЗ, предназначенная для аппаратного выполнения умноже­ния — самой длительной операции, существенно ограничивающей скорость обработки. Дополнение комплектов специализированными микросхемами способствует расширению их функциональных воз­можностей и, следовательно, области применения.

9. Тип корпуса. Микропроцессоры БИС выпускают в корпусах в основном двух типов: с пленарными выводами и с выводами, расположенными нормально к плоскости монтажа. Число выводов от 16 до 48.

10. Программное обеспечение. Для простых применений можно обойтись знанием кодов команд или микрокоманд, чтобы составить программу решения задачи. Но для реализации сложных алгоритмов необходимы МП вычислительные средства с развитой системой про­граммного обеспечения, включающей удобные языки программиро­вания и прежде всего высокого уровня, управляющие и обслужи­вающие программы (трансляторы в машинные коды, редакторы, загрузчики и т.


д.).

Появление МП обусловило развитие качественно нового этапа разработки и производства РЭА. В отличие от традиционных мето­дов проектирования цифровых устройств, базирующихся на решении задач аппаратными средствами, применение МП позволило перейти к решению аналогичных, а во многих случаях и более сложных задач программными методами. Вместо преобразований логической структурной схемы в принципиальные схемы вычислительных устройств ее структурную схему преобразуют в программу МП, за­писанную в ПЗУ.

Применение МП позволило существенно улучшить ряд важных показателей РЭА: уменьшить массу и габаритные размеры, повы­сить надежность аппаратуры за счет значительного сокращения чис­ла микросхем; расширить ее функциональные возможности без существенного увеличения затрат; сократить приблизительно на 60—70 % время и затраты на разработку новой техники; снизить на 20—60 % стоимость изделий; повысить эксплуатационные качества аппаратуры за счет использования вычислительных возможностей МП для ускорения поиска неисправностей и проведения диагности­ческих операций.

К этому следует добавить, что разработка и крупносерийное производство ограниченного числа МП БИС, перекрывающих широ­кую область применений, позволяет добиться высоких показателей качества и надежности микросхем при низкой их себестоимости.

Малые размеры и функциональная универсальность МП созда­ют предпосылки для широкого внедрения методов резервирования на практически любом конструктивном уровне, дублирования и трои­рования микропроцессоров, обеспечивая, таким образом, требуемый уровень безотказности аппаратуры.

На основе МП комплектов БИС разработаны и серийно вы­пускаются несколько семейств микро-ЭВМ: «Электроника С5», «Электроника НЦ», «Электроника-60» и др. [8, 9, 15, 16, 53].

Применение отечественных микро-ЭВМ типа «Электроника С5» в программных абонентских пунктах вместо устройств на «жесткой логике» дало возможность сократить в 1,5 раза стоимость аппара­туры, в 3 раза уменьшить габаритные размеры и потребляемую мощность, в 10 раз повысить ее надежность.Применение микро-ЭВМ типа «Электроника НЦ» в устройствах управления способст­вовало повышению производительности обработки информации телеграфными аппаратами в 4 — 8 раз, а системой АСУ ТП в 15 — 30 раз. Широкое применение МП находят в измерительной технике, в управляющих устройствах различного назначения, в бытовой тех­нике [7, 8, 9].

МИКРОПРОЦЕССОРЫ И МИКРОСХЕМЫ

ПАМЯТИ

5.1. ОБЩЕЕ ПРЕДСТАВЛЕНИЕ О МИКРОПРОЦЕССОРЕ

В начале 70-х г. зародилось и в настоящее время интен­сивно развивается новое направление в разработке РЭА, основан­ное на широком применении программно-управляемых универсальных цифровых микроэлектронных устройств — микропроцессоров.

Рис. 5.1. Устройство, реа­лизующее алгоритм (5.2) аппаратным способом

Чтобы дать общее представле­ние об устройстве микропроцессора и его особенностях как функцио­нального узла вычислительных средств, рассмотрим простой алго­ритм преобразования информации, например алгоритм вычислений по уравнению:

Y=(AX+B)X+C.                                                                                      (5.1)

Алгоритм вычислений состоят из сле­дующих шагов:

1) А-Х=М; 2) M+B=N; 3) N-X=K; 4) K+C=Y,                                      (5.2)

где А, В, С, X — исходные переменные, М, N, К, Y — переменные, присвоенные результатам выполнения соответствующих операций.

В вычислительных средствах находят применение два способа реализации алгоритмов: аппаратный и программный.

Аппаратный способ реализации алгоритмов характеризуется следующими особенностями: для выполнения каждой операции ис­пользуется свое оборудование, так называемый операционный блок; распределение переменных по входам и выходам операционного бло­ка не изменяется в процессе реализации алгоритма; порядок реали­зации алгоритма определяется схемой соединения операционных блоков.

Структурная схема устройства, реализующего алгоритм (5.2) аппаратным способом, включает два перемножителя и два сумма­тора (рис. 5.1). Недостатки этого способа состоят в том, что, во-первых, схема реализации алгоритма специализирована на решение задач только одного типа, и, во-вторых, число операционных блоков резко увеличивается с ростом сложности алгоритма.

Программный способ реализации алгоритма имеет следующие особенности: однотипные операции выполняются одним операцион­ным блоком, но в разное время; распределение переменных по вхо­дам и выходам блоков изменяется в процессе реализации алгорит­ма; порядок выполнения операций определяется программой.

Программа — это описание алгоритма в форме, воспринимаемой данным вычислительным средством. Программа состоит из отдель­ных команд. Каждая команда предписывает определенное действие и указывает, над какими переменными это действие производится.

При реализации алгоритма (5.2) программным способом необ­ходимы соответствующие операционные блоки — перемножитель, сумматор, а также дополнительное оборудование — ячейки памяти (ЯП) для хранения чисел: одна ячейка для одного числа.

Структурная схема, реализующая алгоритм (5.2) по програм­мному способу, приведена на рис. 5.2. На пересечении каждой вер­тикальной и горизонтальной шин находится управляемый контакт, например полевой или биполярный транзистор (рис. 5.3), замыкание которого соединяет шины в точке пересечения. Каждому контакту присвоен номер.

Программа реализации алгоритма (5.2) представляет собой со­вокупность команд, выполняемых последовательно во времени: 1-я команда — выбрать из ЯП с указанными номерами числа А и X, перемножить эти числа, результат М занести в ЯП с указанным номером; 2-я команда — выбрать из ЯП с указанными номерами числа М и В, сложить их, результат N занести в ЯП с указанным номером; 3-я команда — выбрать числа N и X, перемножить их и результат K занести в ЯП с указанным номером; 4-я команда — выбрать числа К и С, сложить их, результат Y занести в ЯП с ука­занным номером; 5-я команда — вывести результат у.

При реализации программного способа выполнения алгоритма вычислительное средство в своем составе должно иметь совокуп­ность операционных блоков, называемую арифметическим устройст­вом (АУ) или арифметико-логическим устройством (АЛУ), совокуп­ность ЯП для хранения исходных чисел и результатов вычислений, называемую запоминающим устройством (ЗУ). Для управления процессом выполнения вычислений в состав вычислительного сред­ства наряду с АЛУ и ЗУ, должно входить устройство управления (УУ). Для хранения команд необходимы свои ЯП, которые состав­ляют ЗУ команд.


Согласованность в работе указанных функцио­ нальных узлов обеспечивается генератором тактовых импульсов (ГТИ), следующих с определенной частотой повторения.



Рис. 5.2. Устройство, реализующее алгоритм (5.2) программным спосо­бом



Рис. 5.3. Ключи на МДП- и бипо­лярном транзисто­рах

Таблица 5.1

Номер команды	Код команды	Номер замыкаемого контакта
КОn	A1	А2	А3
1	02	1	4	5	1, 12, 37
2	01	5	2	6	21, 26, 38
3	02	6	4	7	6, 12, 39
4	01	7	3	8	23, 27, 40
5	03	8	0	0	40

Каждая команда записывается кодом, состоящим например из кода операции КОп, адресов чисел, над которыми выполняется операция, A1A2 и адреса Аз, по которому надо отправить результат в ЗУ чисел.

Код операции определяется условным номером, которым обо­значена та или иная операция, например: сложение — 01, умноже­ние — 02, вывод результата — 03 и т. д. Номер ЯП называется адресом числа, которое записано или будет записано в ЯП. Чтобы записать все переменные, участвующие в процессе вычислений по (5.2), необходимо ЗУ из восьми ЯП. Если принять следующее распределение чисел по ячейкам памяти: А->ЯП1, В->ЯП2, С->ЯПз, X->ЯП4, М->ЯП5, N->ЯПб, K->ЯП7, Y->Я8, то программа реали­зации алгоритма (5.2) может быть представлена табл. 5.1,

Вычислительное устройство работает в следующем порядке. Предварительно в ЗУ команд заносится программа вычислений, а в ЗУ чисел — числа, над которыми должны быть выполнены опре­деленные программой операции. С началом работы вычислительного средства из ЗУ команд по сигналу УУ выбирается первая команда, дешифруется в УУ и превращается в систему сигналов, управляю­щих состоянием контактов (см. табл. 5.1). Арифметико-логическое устройство выполняет над выбранными из ЗУ числами операцию, предписываемую сигналами УУ. Результат на выходе АЛУ записы­вается в ЗУ чисел по адресу, указанному в команде.



По окончании выполнения одной команды из ЗУ выбирается следующая по новому адресу, который формируется счетчиком при­бавлением единицы к предыдущему адресу. Такой способ форми­рования адреса очередной команды, при котором команды выбира­ются из ЗУ в порядке номеров ЯП, где они хранятся, называется естественным.

При управлении работой вычислительного устройства УУ учи­тывает результат выполненных вычислений по каждой команде. Учет ведется по признакам результата: нулевой, единичный, пере­полнение и т. д. Признаки, представляемые 0 или 1, записываются в триггеры регистра признаков и передаются в УУ.

Итак, программный способ реализации алгоритмов имеет по сравнению с аппаратным два основных преимущества, во-первых, с усложнением алгоритма объем оборудования увеличивается не­значительно, главным образом за счет ЯП, во-вторых, путем изме­нения программы можно на одном оборудовании решать различные задачи.

Именно эти положительные свойства программного способа реализации алгоритмов предопределили появление микропроцессоров и сопутствующих им микро­схем как элементной базы вы­числительных и управляющих средств четвертого поколения.



Рис. 5.4. Структура микропро­цессора

Рассмотренное програм­мно-управляемое вычислитель­ное средство по своей струк­туре и выполняемым функци­ям аналогично ЭВМ. Та его часть, которая осуществляет процесс вычислений и управ­ляет им, называется процес­сором.

Процессор, реализованный средствами интегральной тех­нологии в одной или несколь­ких БИС, получил название микропроцессора (МП). Струк­тура МП в общем случае (рис. 5.4) включает три ос­новных функциональных- узла: АЛУ, УУ и блок регистров: регистры общего назначения (РОН), регистры адреса и ко­манды,, регистры для кратко­временного хранения чисел, участвующих в операции, а также для хранения результата вычислений. Числа и команды пред­ставляются двоичным кодом, поэтому все показаные на рис. 5.4 со­единения являются многопроводными (многоразрядными) шинами.



В зависимости от назначения различают шины адресные (ША), шины чисел (ШЧ) и шины управления (ШУ).

Микропроцессор, выполненный на одном кристалле, т. е. в виде одной БИС, называют однокристальным. Если входящие в струк-ТУРУ МП функциональные узлы выполнены в виде БИС, то такой микропроцессор, иногда называемый многокристальным, собирается на печатной плате из нескольких микросхем. В состав вычислитель­ного средства МП входят наряду с микроэлектронными ЗУ для хранения чисел и программ. В качестве ЗУ для программ нередко используют постоянные запоминающие устройства (ПЗУ), особенно удобные в тех случаях, когда вычислительное средство работает по одной программе, выполняя, например, функции устройства управления каким-нибудь объектом. Для хранения чисел использу­ют оперативные запоминающие устройства (ОЗУ) (см. § 5.4 — 5.6).

Наряду с МП, ПЗУ и ОЗУ, в состав вычислительного средства входит набор микросхем вспомогательного назначения, обеспечиваю­щих сопряжение МП с ПЗУ и ОЗУ, а также с внешними устройст­вами — телетайпами, внешней долговременной памятью на магнит­ных накопителях, дисплеями и другими устройствами самого различного назначения, принципа действия и режима работы.

Необходимость совместного применения МП с другими функцио­нальными узлами в виде БИС для создания вычислительных средств обусловливает целесообразность изготовления МП в ком­плекте с этими БИС, чтобы была обеспечена их совместимость по электрическим конструктивно-технологическим и эксплуатационным параметрам. В состав такого комплекта входят БИС МП, ПЗУ, ОЗУ, а также различные функциональные узлы сопряжения. Такие комплекты микросхем получили название микропроцессорных ком­плектов БИС.



Рис. 5.5. Структура микро-ЭВМ

Структура вычислительного средства, построенного с использо­ванием МП комплекта БИС и содержащего МП, полупроводнико­вую память и БИС ввода/вывода для связи с периферийными устройствами, приведена на рис. 5.5. По принципу действия, струк­туре и выполняемым функциям такое вычислительное средство пред­ставляет собой -ЭВМ, реализованную на микросхемах и поэтому получившую название микро-ЭВМ.

МИКРОСХЕМЫ ДЛЯ УСИЛИТЕЛЬНЫХ ТРАКТОВ АППАРАТУРЫ РАДИОСВЯЗИ И РАДИОВЕЩАНИЯ

Наряду с функционально полными сериями микросхем для РЭА промышленность выпускает ограниченные по составу серии для отдельных трактов или узлов. Это серии К123, К129, К148 К167 К177, К198, К226, К260, К265, К284, К504.

Серия К123 объединяет три модификации микросхемы К123УН1. Полоса пропускания усилителей НЧ, выполненных на основе этой микросхемы, составляет 0,02 — 100 кГц. На частоте 1 кГц при выходном напряжении 0,5 В микросхемы модификаций А, Б, В имеют соответственно коэффициент усиления 300 — 500 100 — 350 и 30 — 500. При этом коэффициент нелинейных искажений у микросхем К123УН1А и К123УН1Б не более 2 %, а у микросхе­мы К123УН1В не более 5%. Входное сопротивление 10 кОм, вы­ходное сопротивление 200 Ом. Напряжение питания 6,3 В ±10%, потребляемая мощность не более 100 мВт.

Серия К129 состоит из микросхем, являющихся наборами би­полярных транзисторов.

Восемь модификаций бескорпусной микросхемы К129НТ1 пред­ставляют собой пары идентичных n-р-n транзисторов и используются в качестве активных элементов в широкополосных балансных схе­мах, например в дифференциальных или операционных усилителях. По коэффициенту передачи тока транзисторы подразделяются на четыре группы (20 — 80, 40 — 160, 60 — 180 и более 80), а по разно­сти прямых падений напряжения эмиттер — база на две группы. Максимальное напряжение коллектор — база не более 15 В, об­ратный ток коллектора не более 200 нА. Допустимая рассеиваемая мощность не более 15 мВт.

Шесть модификаций таких же пар транзисторов выпускаются в металлостеклянных корпусах и объединяются в серию К159. Ми­кросхемы этой серии отличаются более высокой допустимой рас­сеиваемой мощностью (50 мВт).

Серия К148 состоит из двух усилителей мощности НЧ. Усили­тель на микросхеме К148УН1 работает в диапазоне 30 — 20000 Гц с коэффициентом усиления напряжения 100 — 200. При выходной мощности 1 Вт коэффициент гармоник не более 2,5%. Напряжение питания ±12 В ±10% или 24 В ±10% при токе потребления не более 25 мА.
Пример усилителя НЧ на микросхеме К148УН1 приведен на рис. 2.21.

Усилитель на микросхеме К148УН2 предназначен для работы в диапазоне 100 — 20000 Гц с коэффициентом усиления 10 — 30. При выходной мощности 0,8 Вт коэффициент гармоник не более 2 %. Напряжение питания 9 В ±10% при токе потребления не более 10 мА.

Более мощные усилители входят в состав серий К174, К224.

Серия K167 включает в себя два усилителя НЧ, выполненных на полевых транзисторах (рис. 2.22).

Усилитель НЧ на микросхеме К167УН1 обеспечивает коэффи­циент усиления по напряжению не менее 500 — 1300 при коэффи­циенте шума 6,5 дБ и коэффициенте гармоник не более 5 %. Вход­ная емкость не более 80 пФ, а выходное сопротивление не более 20 кОм.

Микросхему К167УНЗ используют как предварительный уси­литель НЧ с коэффициентом усиления 100 — 150. Входная ем­кость не более 300 пФ, выходное сопротивление не более 2,5 кОм.

                                                                               


Рис. 2.21. Усилитель мощности (1 Вт)      

Рис. 2.22. Микросхема yсилителя НЧ на полевых транзисто­рах К167УН1

Обе микросхемы работают на частотах до 100 кГц.

Напряжение питания — 12 В, ток потребления не более 6 мА.

Серия K177 состоит из дифференциальных усилителей (К177УД1А, К177УД1Б) и двухтактного усилителя К177УП1. Дифференциальный усилитель позволяет получить коэффициент усиления 35 — 80 и коэффициент подавления синфазного сигн-ала не менее 70 дБ. Напряжение смещения нуля менее 15 мВ, макси­мальное выходное напряжение более 5,5 В. Входное сопротивле­ние не менее 100 кОм (модификация А) или 500 кОм (модифика­ция Б). Ток смещения менее 5 или 2,5 мкА.

Напряжение питания ±6,3 В ±10 % при токе менее 4 мА.

Усилитель напряжения имеет входное сопротивление более 40 кОм, выходное сопротивление 50 Ом и обеспечивает макси­мальное выходное напряжение не менее 6 В. Напряжение питания 12,6 В ±10 % при токе менее 5 мА.

На микросхемах этой серии можно выполнить операционные усилители с высоким входным и низким выходным сопротивле­нием.



Серия К.198 обладает широкими функциональными возможно­стями. Она включает в себя две модификации многофункщюншь- ного усилителя общего назначения К198УТ1, три модификации универсального линейного каскада К198УН1, а также по восемь модификаций различных матриц из трех — пяти n-р-n и р-n-р транзисторов.

Напряжение питания микросхем серии 6,3 В ±10%. Микро­схема К198УТ1 на частоте 10 кГц усиливает в 20 — 70 раз, а ми­кросхема К198УН1 не менее чем в 2 раза (модификация В) или 4 раза (модификация А, Б).

Серия К226 представляет собой набор из пяти микросхем уси­лителей НЧ. Все микросхемы выпускают в трех модификациях (А, Б и В).

Благодаря применению на входе каждой микросхемы полевого транзистора 2П201 усилители НЧ обладают большим входным со­противлением. Оно превышает 10 МОм на частоте 100 Гц. Входная емкость не более 20 пФ на частоте 100 кГц. Кроме того, все ми­кросхемы характеризуются низким уровнем собственных шумов, малым разбросом и высокой стабильностью коэффициента усиле­ния. Так, например, напряжение шумов, приведенное ко входу в полосе 20 Гц — 20 кГц (при входе, закороченном конденсатором с емкостью 5000 пФ), не превышает 5 мкВ для микросхем мо­дификации А, 12 мкВ — для Б и 18 мкВ — для В.

По коэффициенту усиления совокупность микросхем серии перекрывает диапазон от 9 до 350. Верхняя граничная частота по уровню 3 дБ не менее 100 кГц. Нижняя граничная частота 20 Гц. Выходное сопротивление на частоте 100 Гц не более 100 Ом. Максимальное выходное напряжение при нагрузке 3 кОм у ми­кросхем К226УНЗ и К226УН4 не менее 2,5 В, у остальных не менее 1,5 В. При максимальном выходном напряжении коэффи­циент гармоник не превышает 5 %.

Параметры цепей питания микросхем серии К226 приведены в табл. 2.6.

При применении микросхем серии К226 для усиления напря­жения НЧ можно использовать типовые схемы подключения вчеш-них элементов (рис. 2.23,а, б). При этом следует учитывать, что, регулируя глубину обратной связи с помощью внешних резисторов, можно уменьшать коэффициент усиления напряжения на 20 — 30 % или увеличивать его в несколько раз.





Рис. 2.23. Варианты применения микросхем серии К226:

а — усилитель НЧ на микросхемах К226УН1 или К226УН5; б — усилитель НЧ на микросхемах К226УК2, К226УНЗ или К226УН4; в — ЯС-генератор на мик­росхеме К226УН4; г — RC- генератор с электронной перестройкой частоты

Если микросхемы используют без отрицательных обратных связей, то внешний кон­денсатор Ci необходимо подключать между выводами 1 и 14. Стабильный коэффициент усиления напряжения, высокое входное и низкое выходное сопротивление микросхем серии К226 способствует тому, что их можно применять для создания RС-генерато-ров. Пример схемы RС-генератора на основе микросхемы К226УН4 показан на рис. 2.23,е.

Таблица 2.6

Микросхема	Номинальное напряжение источников питания, В	Максимальный ток потреб­ления, мА, по цепям питания
положитель­ной поляр­ности	отрицатель­ной поляр­ности	положител.ь-ной поляр­ности	отрицатель­ной поляр­ности
К226УН1, К226УН5	+ 12,6	— 6,3	+4,0	— 7,5
К226УН2	+6,0	— 6,3	+3,5	— 6,0
К226УНЗ	+6,0	— 9,0	+ 1,5	— 5,0
К226УН4	+ 12,6	— 9,0	+ 1,5	— 2,5

Конденсаторы Сь С3 и резисторы R}, R3 образуют фазирую­щую цепь, обладающую селективными свойствами. Она вносит ма­лое затухание и создает нулевой фазовый сдвиг между входным и выходным напряжениями только на одной частоте, определяемой параметрами ее элементов. Благодаря высокому входному сопро­тивлению микросхемы можно произвольно выбирать сопротивления резисторов фазирующей цепи в пределах до десятков мегом. Пе­рестройка может быть осуществлена с помощью широко применяе­мых блоков конденсаторов переменной емкости. При выполнении условий R1=R3=R и C1=C3=C частота генерации может. быть определена по формуле f=(2nRC)~l.

В [4] приведена схема ЯС-генератора с электронной пере­стройкой частоты (рис. 2.23,г). В этом генераторе фазирующая цепь образована конденсаторами С2 и С3 и сопротивлениями ка­налов полевых транзисторов Т1 и T2.


Частоту генерации можно регулировать потенциометром Re, меняя напряжение на затворах транзисторов. С помощью транзисторов Т1, Т2 можно добиться электронной перестройки с коэффициентом перекрытия по частоте более 100.

Микросхема К260НЕ1 серии К260 представляет собой рези-стивно-конденсаторную матрицу, содержащую 16 резисторов с со­противлением от 100 Ом до 100 кОм и 13 конденсаторов емкостью 1000 и 4700 пФ. Она предназначена для создания малошумящих усилителей ПЧ при использовании внешних транзисторов. Микро­схема может применяться и в качестве набора резисторов и кон­денсаторов совместно с микросхемами серии К265.

Серия К265 представляет комплект из 11 микросхем усилите­лей, ключей и декодирующих преобразователей, предназначенных для основных трактов радиоаппаратуры, работающей в диапазоне до 60 МГц.

Микросхемы К265УВ1 и К265УВ5 универсальных усилителей выполнены по одинаковой схеме, но на разных транзисторах (2Т307 и 2Т331 соответственно). Транзисторы могут быть включе­ны по схемам ОЭ или ОБ. В микросхеме имеются резисторы, с по­мощью которых можно задавать различный режим работы тран­зистора по постоянному току, а также разделительные и блоки­ровочные конденсаторы.

Обе микросхемы обеспечивают крутизну проходной характери­стики 9,5 — 10,5 мА/В на частоте 5 МГц и 7,5 — 11,0 мА/В на ча­стоте 60 МГц. Верхняя граничная частота обеих микросхем 60 МГц. На этой частоте входное сопротивление не менее 400 Ом. На ча­стоте 5 МГц выходное сопротивление не более 50 кОм.

Микросхема К265УВ5 имеет нормированный коэффициент шу­ма. В диапазоне частот 5 — 60 МГц он не превышает 5 дБ.

Напряжения источников питания микросхем ±6,3 В ±10%. Потребляемая мощность не более 70 мВт.

Микросхема К265УВ2 регулируемого усилителя содержит два независимых, каскада, которые можно использовать как раздельно, так и вместе. Для регулировки крутизны проходной характеристики усилителя предусмотрена подача регулирующего напряжения на базовые выводы обоих транзисторов.


Диапазон регулирования кру­ тизны не менее 40 дБ. В номинальном режиме крутизна проходной

характеристики не менее 8 мА/В на частоте 5 МГц я не менее

7 мА/В на частоте 60 МГц. Выходное сопротивление на частоте 5 МГц не более 10 кОм. Напряжения источников питания микро­схемы +6,3 В ±10 %. Потребляемая мощность не более 70 мВт.

Микросхемы К265УВЗ и К265УВ6 каскодных усилителей вы­полнены по одинаковой схеме, но на разных активных элементах.

В микросхеме К265УВЗ использованы транзисторы 2Т307, а в ми­кросхеме К265УВ6 — 2Т331. Это и предопределило основное пре­имущество микросхемы К265УВ6 по шумовым параметрам. Коэф­фициент шума этой микросхемы во всем рабочем диапазоне частот не превышает 5 дБ. По остальным параметрам микросхемы не раз­личаются. Крутизна проходной характеристики каждой из них 9,5 — 10,5 мА/В на частоте 5 МГц и 7,5 — 12 мА/В на верхней гра­ничной частоте 60 МГц. Входное сопротивление на частоте 60 МГц на менее 400 Ом. Выходное сопротивление на частоте 5 МГц не более 100 кОм. Напряжения источников питания микросхем +6,3 В + 10 %. Потребляемая мощность не более 70 мВт.

Микросхема К.265УВ4 балансного усилителя выполнена на двух транзисторах, эмиттеры которых соединены через резистивную цепь с выводами от каждого резистора. Кроме того, в микросхеме имеются два RС-фильтра, подсоединенных к выводу цепи питания. Крутизна проходной характеристики усилителя более 5 мА/В на частоте 5 МГц. Выходное сопротивление на этой частоте не более 50 кОм. Входное сопротивление на частоте 60 МГц не менее 400 Ом. Разбаланс выходных напряжений на частоте 5 МГц не более 3,5%. Напряжения источников питания ±6,3 В ±10%. Потребляемая мощность не более 90 мВт.

Микросхема К.265УД1 представляет собой дифференциальный усилитель. Он выполнен с использованием бескорпусной микросхе­мы К129НТ1. Крутизна проходной характеристики усилителя не менее 10 мА/В на частоте 5 МГц и не менее 4 мА/В на частоте 60 МГц. Разбаланс выходных напряжений на частоте 5 МГц не более 0,3 %.


Дрейф разброса выходных напряжений в пределах 3 мВ/град. Коэффициент ослабления синфазной помехи не менеа 17 дБ (на частоте 60 МГц). Этот параметр можно улучшить в ре­зультате подключения внешнего высокоомного генератора стабиль­ного тока.

Напряжения источников питания микросхемы ±6,3 В ±10%. Потребляемая мощность не более 50 мВт.

Микросхема К265УВ7 представляет собой двухкаскадный ши­рокополосный усилитель с внутренними элементами частотной коррекции. Коэффициент нелинейности АЧХ в диапазоне частот 10 — 80 МГц не более 6 дБ. На частоте 30 МГц коэффициент уси­ления напряжения 7,5 — 11,5.

Микросхема К265УВ7 — единственная в серии К265, у которой напряжение источника питания составляет +12,6 В +10 %. По­требляемая мощность не более 206 МВт.

Микросхема К265К.Н1 функционирует как диодный ключ, управляемый с помощью двух транзисторных каскадов. При ча­стоте входного сигнала 15 МГц и при сопротивлении нагрузки 300 Ом коэффициент передачи открытого ключа 0,7 — 0,9. Постоян­ное напряжение на выходе открытого ключа 0,22 — 0,26 В, а пере­менное напряжение 0,15 — 0,17 В. Отношение выходных напряже­ний открытого и закрытого ключа на частоте 15 МГц не менее 40 дБ. Напряжение разбаланса открытого ключа не более 9 мВ.

Напряжения источников питания микросхемы ±6,3 В ±10%, Потребляемая мощность не более ПО мВт.

Микросхемы К265ПП1 и К265ПП2 представляют собой деко­дирующие диодно-резистивные преобразователи с семью входами и семью выходами (из которых два объединены). Различаются микросхемы полярностью включения диодов. Управляющее напря­жение +1 В.

Напряжение источника питания микросхемы К265ПП1 — 6,3 В ±10%, а микросхемы К265ПП2 -f6,3 В ±10%. Потребляемая мощность не более 70 мВт.

Серия К284 состоит из семи микросхем, выполненных с ис­пользованием полевых транзисторов.

Микросхемы К284УД1 и К284УД2 являются операционными усилителями. Основные параметры этих наиболее универсальных микросхем серии приведены в табл. 2.7, а примеры схем приме­нения на рис. 2.24.



Микросхема К.284СС2 выпускается в двух модификациях (А, Б) и содержит два сложных истоковых повторителя напря­жения, один инвертирующий усилитель, который можно переклю­чить в режим истокового повторителя напряжения, и один эмит-терный повторитель напряжения (рис. 2.25,а).



Рис. 2.24. Варианты применения микросхе­мы К284УД2:

a — усилитель НЧ с Kи=5000; б — усилитель НЧ с Ku=8000; в — усилитель НЧ с Kи = 20000; г — УНЧ с Kи = 100000; д — пиковый вольтметр

Микросхема предназначена для реализации низкочастотных RС-фильтров, для согласования низкоомных нагрузок с высоко-омными источниками сигналов, для построения усилителей с вы­соким входным сопротивлением, автогенераторов, частотных корректоров и т. д.



Рис. 2.25. Микро­схема К284СС2 (а) и фильтр верхних частот (б)

Коэффициент передачи истоковых повторителей на частоте 40 Гц у микросхемы К284СС2А не менее 0,988, а у К284СС2Б не менее 0,98 (при сопротивлении нагрузки 10 кОм и емкости на­грузки 40 пФ). Коэффициент усиления инвертирующего усилителя на этой же частоте не менее 200 (в диапазоне температур — 60ч-+85 °С).

Входное сопротивление истоковых повторителей и инверти­рующего усилителя на частоте 40 Гц составляет не менее 400 ч 10 МОм соответственно, а выходное сопротивление не превышает 75 и 350 Ом (при подключении к инвертирующему усилителю эмит-терного повторителя). Входная емкость истоковых повторителей не более 3 пФ.

Максимальное выходное напряжение истоковых повторителей на частоте 1 кГц при коэффициенте гармоник 0,8 % не менее 1 В. Такое же напряжение обеспечивает инвертирующий усилитель в режиме масштабного усиления с коэффициентом К=1. Неравномер­ность частотных характеристик истоковых повторителей в диапа­зоне частот 1 Гц — 200 кГц не превышает 0,5 дБ. Такой же не­равномерностью характеризуется инвертирующий усилитель в диа» пазоне частот 1 Гц — 100 кГц.



Рис. 2.26. Микросхема К284УЕ1 (а) и ва­рианты ее применения:

б — повторитель с питанием от двух источников; в — повторитель с питанием от одного источника; г — УНЧ с регулируемым коэффициентом усиле­ния; д — активный фильтр нижних частот



Напряжения источников питания +6 В +10 %. Мощность, по­ требляемая от этих источников, не превышает 60 и 75 мВт соот­ветственно. Возможен вариант питания микросхемы от источника напряжением +12 В ±10%.

На рис. 2.25,6 приведен вариант применения микросхемы К284СС2 в активном фильтре с полосой пропускания не менее 80 Гц. Электрические схемы различных устройств, выполненных на основе этой микросхемы, приведены в [4J.

Микросхему К.284УЕ1 (рис. 2.26,а) выпускают в двух моди­фикациях (А, Б), различающихся уровнем собственных шумов. У микросхемы К284УЕ1А он не превышает 10 мкВ, ауК284УЕ1Б — 20 мкВ (в полосе частот 20 Гц — 20 кГц).

Повторитель выполнен по двухкаскадной схеме с общей после­довательной обратной связью по напряжению. Коэффициент обрат­ной связи близок к единице. Обратную связь можно уменьшить, например, включив внешний резистор между выводами 11 и 13. Это повышает коэффициент передачи повторителя до 1,5. Для определения сопротивления дополнительного резистора (в кило-омах) справедлива формула R=4,7 (К — Kп), где K и К.г, — тре­буемый и исходный коэффициенты передачи повторителя соответ­ственно.

Неравномерность коэффициента передачи в полосе частот 20 Гц — 200 кГц обычно не превышает ±1%. Выходное напряже­ние на нагрузке 10 кОм не менее 1 В при коэффициенте нели­нейных искажений не более 2 %. Входное сопротивление не менее 100 МОм, входная емкость не превышает 12 пФ. Выходное со­противление не более 150 Ом.

Наличие нескольких выводов от делителя напряжения позво­ляет комбинировать варианты подключения микросхемы к источ­никам питания. Возможен вариант питания от двух источников с напряжениями ±6 В ±10% (рис. 2.26,6). В этом случае мощ­ность, потребляемая от каждого из источников, не превышает 18 МВт. Предусмотрено питание микросхемы от одного источника с напряжением — 6 В ±10% или — 12 В ±10% (рис. 2.26,в).

Микросхема К284УЕ1 предназначена в основном для приме­нения во входных каскадах усилителей инфранизких частот при работе от пьезофотоемкостных датчиков, для построения различ­ных НЧ фильтров и других частотно-селективных цепей, для ис­пользования во времязадающих устройствах и т.


д. На рис. 2.26,г, д приведены примеры схем усилителя НЧ с регулируемым коэффи­циентом усиления и активного фильтра нижних частот. В усили­теле нижняя граничная частота регулируется сопротивлением ре­зистора R* и может быть получена менее 1 Гц. Активный фильтр при показанных на рис. 2.26,5 параметрах резисторов и конденса­торов имеет частоту среза 180 Гц и затухание 26 дБ на октаву.

Микросхема К284УН1 — малошумящий усилитель НЧ с коэф­фициентом усиления напряжения на частоте 200 Гц не менее 100. Нормированная ЭДС шума не более 200 нВ/Гц-2 (для модифи­кации А) и 500 нВ/Гц-2 (для модификации Б).

Напряжения источников питания ±12 В ±10%.

Микросхемы К.284ПУ1 (управляемый преобразователь уровня) я R284KH1 (коммутатор напряжения) дополняют группу усили­тельных микросхем серии.

Кроме применения в усилительных трактах микросхемы серии К284 находят широкое применение при создании активных фильтров.

Серия К504 объединяет две микросхемы малошумящих уси­лителей НЧ на полевых транзисторах с p-каналом (рис. 2.27,а) и четыре микросхемы, представляющие собой согласованные пары таких транзисторов (рис. 2.27,5).



Рис. 2.27. Микросхемы се­рии К504:

а — малошумящий усилитель НЧ; б — согласованная пара полевых транзисторов

Микросхемы К504УН1 и К504УН2 — усилители с высоким входным сопротивлением. Для микросхем модификаций А и Б оно превышает 1 МОм, а для модификации В не менее 0,5 МОм. По-»тому микросхемы целесообразно использовать для усиления сиг­налов высокоомных датчиков.

Диапазон рабочих частот усилительных микросхем 5 — 10000 Гц На частоте 1 кГц коэффициент усиления соответственно для мо­дификаций А, Б и В — 10 — 60, 40 — 120 и 80 — 200. Обе микросхемы на нагрузке 3 кОм могут развивать максимальное выходное на­пряжение не менее 0,5 В. При этом коэффициент нелинейных ис­кажений достигает 10 %.

Важное достоинство обеих усилительных микросхем — сравни­тельно низкий уровень шума. Приведенное ко входу напряжение шума у микросхемы К504УН1 не превышает 3 мкВ, a v микпо-схемы К504УН2-10 мкВ.

Напряжение питания микросхем от — 6 В до —18 В.

Согласованные пары полевых транзисторов предназначены в основном для использования во входных устройствах малошумя­щих дифференциальных и операционных усилителей. Двенадцать модификаций четырех микросхем имеют разную крутизну (от 0,3 мА/В для К504НТ1А до 5 мА/В для К504НТ2В) и разный на­чальный ток стока. Входная и проходная емкости не превышают у микросхем К504НТ1 и К504НТ2 соответственно 6 и 2 пФ. На­пряжение отсечки для всех транзисторов не более 4,5 В, а макси­мальное напряжение сток — исток 10 В ±10%. Коэффициент шума не более 2 дБ. Граничная частота усиления по мощности для всей совокупности модификаций составляет от 25 до 350 МГц.

МИКРОСХЕМЫ КОМПАРАТОРОВ

В практике радиолюбителей часто возникает необходимость в сравнении величин аналоговых сигналов с выдачей результата сравнения в виде двухуровневого логического сигнала. Решить эту задачу можно с помощью специальных микросхем — компараторов. В общем случае это специализированные ОУ с дифференциальным входным каскадом, работающим в линейном режиме, и одиночным или парафазным выходным каскадом, работающим в режиме огра­ничения.

Обычно на один из входов компаратора подают исследуемый сигнал, на другой — опорное напряжение. Если их разность меньше напряжения срабатывания, на выходе формируется сигнал логиче­ской 1, в противном случае — сигнал логического 0.

Компараторы применяют в высокоскоростных аналого-цифро­вых преобразователях, усилителях считывания запоминающих устройств, автогенераторах, пиковых детекторах, дискриминаторах и других устройствах.

Таблица 2.8

Параметр	K521CAI	К521СА2	К521САЗ	К597СА1
Коэффициент усиления, тыс.	0,75	0,75	50	1
Коэффициент ослабления син­фазных входных напряжений, дБ	70	70	—
Напряжение „I", В	2,5 — 6	2,4-4-4	—	— 0,8
Напряжение „0", В	— 1-0	— 1-0	0,4	— 1,6
Входной ток, мкА	75	75	0,1	10
Разность входных токов, мкА	10	10	0,01	3
Напряжение смещения, мВ	3,5	5	3	5
Входное напряжение, В	1-5	±5	+ 15	+3,5
Ток стробирования, мА	2,5	—	3	0,01
Время задержки включения, КС	ПО	120	300	—
Напряжение питания, В положительное	12	12	15-S-5	6
отрицательное	— 6	— 6	— 15-5-0	— 5,2
Ток потребления, мА от положительного источ­ника питания	11,5	9	6	22
от отрицательного источ­ника питания	7	8	5	26

Параметры некоторых интегральных компараторов приведены в табл. 2.8. Для примера рассмотрим компаратор К521СА2 (рис. 2.33,а).

Рис. 2.33. Микросхема К521СА2 (а) и прецизи­онный компаратор на.
микросхеме К521СА1 (б)

Компаратор выполнен по сравнительно простой схеме без входов стробирования.

На входе применен дифференциальный каскад на транзисторах T6 и T7 с генератором стабильного тока на транзисторе Т9. Тер­мостабилизация режима транзистора T9 обеспечивается транзисто­ром Т10 в диодном включении.

Второй каскад тоже выполнен по дифференциальной схеме на транзисторах Т4 и 7Y Благодаря балансной схеме подачи смещения поддерживается постоянным напряжение на базе транзистора Т3 при изменении положительного напряжения питания. Стабилитрон Д2 в змиттерных цепях транзисторов Г4 и Т5 фиксирует потенциа­лы их баз на уровне 7В. Это значение определяет допустимый входной сигнал. Для повышения нагрузочной способности выхода по току применен эмиттерный повторитель на транзисторе 72.

Стабилитрон Д1 в эмиттерной цепи этого транзистора предна­значен для сдвига уровня выходного сигнала с целью обеспечения совместительности компаратора по выходу с входами цифровых ТТЛ микросхем. Транзистор Т8 обеспечивает путь для входного вы­текающего тока подключенной к компаратору ТТЛ микросхемы при логическом 0. Транзистор Т1 в диодном включении замыкает диф­ференциальный выход второго каскада, если размах выходного напряжения в положительной области превышает 4 В. Это спо­собствует повышению быстродействия компаратора.

Более совершенной является двухканальная схема построения компараторов, реализованная, в частности, в микросхеме К521СА1. На рис. 2.33,6 приведен пример использования этой микросхемы в качестве компаратора напряжения.

МИКРОСХЕМЫ ПОВЫШЕННОГО УРОВНЯ ИНТЕГРАЦИИ

По числу содержащихся в корпусе микросхем элементов разли­чают шесть степеней интеграции: первая степень — от 1 до 101; вторая — от 10 до 102; третья — от 102 до 103; четвертая — от 103 до 104; пятая — от 104 до 105; шестая — от 105 до 106 элементов.

Интегральные микросхемы, содержащие более 100 элементов, принято называть микросхемами повышенного уровня интеграции, используется также термин «большие интегральные схемы» (БИС) он соответствует четвертой-пятой степеням интеграции

Микросхемы повышенного уровня интеграции имеют по сравне­нию с микросхемами малого уровня интеграции значительно лучшие габаритные характеристики, меньшую стоимость в расчете на один функциональный элемент, а также ряд других преимуществ благо­даря которым удается существенно улучшить основные технико-эко­номические характеристики аппаратуры.

Во-первых, значительно уменьшается число соединений в аппа­ратуре из-за большей функциональной сложности самих микросхем. Усредненные расчеты показывают, что микросхема, например с пятью логическими элементами нуждается в пяти внешних выво­дах на один элемент для обеспечения необходимых функциональных связей в устройстве. При увеличении количества логических элемен­тов в микросхеме до 50 число внешних выводов уменьшается до двух на элемент. Известно, что в микроэлектронной аппаратуре кон-тактные соединения являются одной из основных причин ее отказов. Поэтому их уменьшение при использовании микросхем повышенной степени интеграции позволяет повысить надежность аппаратуры на один-два порядка по сравнению с аппаратурой на микросхемах ма­лой степени интеграции.

Во-вторых, сокращается общая длина соединений между эле­ментами, снижаются паразитные емкости нагрузок и, следовательно повышается быстродействие аппаратуры. При применении элементов со средней задержкой переключения 2 не реализовать их быстродей­ствие можно только в том случае, если общая длина межсоедине­нии не будет превышать 4 см, тогда задержка в межсоединениях будет примерно на порядок меньше, чем в элементе Отсюда сле­дует, что создание устройств со сверхвысоким быстродействием принципиально возможно только на базе микросхем повышенного уровня интеграции, в которых длину соединений можно довести до 1 см, снизив тем самым задержку распространения сигнала между элементами до 0,05 — 0,1 не.

Вместе с отмеченными достоинствами микросхемы повышенного уровня интеграции имеют целый ряд особенностей, которые ослож­няют их разработку, изготовление и применение. Например воз­растание удельной рассеиваемой мощности при увеличении степени интеграции требует принятия специальных мер по обеспечению теп-лоотвода, а при удельной мощности выше 20 Вт/см2 — применения принудительного охлаждения. Важной задачей при этом становится разработка функциональных структур, применение функциональных элементов и режимов, которые давали бы возможность снизить за­траты энергии, приходящейся на одну выполняемую функцию

Повышение степени интеграции в большинстве случаев приво­дит к увеличению сложности функций, выполняемых микросхемой, С одной стороны, это положительный фактор, так как при исполь­зовании более сложных микросхем упрощается проектирование и изготовление аппаратуры. В то же время стоимость ремонта может существенно возрасти. Меньшая универсальность микросхемы повы­шенной степени интеграции ограничивает необходимый объем их выпуска, а следовательно, увеличивает их стоимость. (Последнее не относится к программно-управляемым микросхемам, для которых повышение степени интеграции не уменьшает универсальности.)

При повышении плотности упаковки усиливается электромагнит­ная связь между элементами за счет близкого расположения межсоединений и самих элементов, что приводит к понижению помехо­устойчивости микросхем. Появляются значительные трудности при изготовлении малых по размерам корпусов с большим количеством выводов, что существенно сдерживает увеличение степени инте­грации.

Тем не менее повышение уровня интеграции микросхем являет­ся прогрессивным направлением их развития, направлением, которое помогает существенно улучшить как функциональные, так и эксплуа­тационные показатели РЭЛ.

Существует два направления в разработке микросхем повышен­ного уровня интеграции. Одно из них базируется на гибридной тех­нологии, использующей бескорпусные микросхемы малой степени интеграции и пленочную технологию их соединения на диэлектри­ческой подложке.


Бескорпусные микросхемы по сравнению с их ана­логами в корпусах меньше по объему и массе примерно в 70 раз и по занимаемой площади в 30 раз. Устанавливают их на много­слойную подложку, иногда называемую коммутационной платой. Соединения наносят либо по тонкопленочной, либо по толстопленоч­ной технологии. Гибридная технология получила широкое распро­странение для изготовления микросхем повышенной степени инте­грации благодаря сравнительно низкой стоимости проектирования и изготовления микросхем малой степени интеграции, хорошо отрабо­танному технологическому процессу и высокому проценту выхода годных изделий.

Другое направление в разработке и производстве микросхем повышенной степени интеграции использует полупроводниковую тех­нологию. Все элементы изготавливают в объеме полупроводниковой пластины и затем соединяют в требуемую схему с помощью тонких проводящих пленочных полосок, нанесенных на поверхность окис­ленной пластины. Межсоединения выполняют обычно по методу избирательного монтажа, при котором предварительно осуществляют на каждой пластине проверку годности элементов, после чего с по­мощью ЭВМ составляют схему межсоединений и затем только осу­ществляют межсоединения.

Полупроводниковые микросхемы повышенной степени интегра­ции изготавливают главным образом на основе МДП-транзисторов. Это объясняется их преимуществами перед микросхемами на бипо­лярных транзисторах: втрое меньшим числом технологических опе­раций и на порядок большей плотностью размещения элементов на подложке.

Однако по быстродействию они уступают микросхемам на би­полярных транзисторах. Поэтому основную область их применения составляет аппаратура сравнительно невысокого быстродействия.

МИКРОСХЕМЫ В ПОРТАТИВНЫХ МАГНИТОФОНАХ

Возможности применения микросхем в магнитофонах проил­люстрируем на примере портативного кассетного магнитофона. Он рассчитан на запись и воспроизведение речевых и музыкальных программ Предусмотрена запись с микрофона, от звукоснимате­ля или с трансляционной линии. Скорость движения ленты 476 см/с коэффициент детонации не более 0,6%. Запись произ-водится по двум дорожкам на кассеты типа С-60 (ширина ленты 381 мм толщина 18 мкм, длина 90 м). Длительность звучания 2x30 мин Частотный диапазон канала запись-воспроизведение 60 — 6300 Гц при неравномерности частотной характеристики не более 6 дБ относительный уровень шума ниже 42 дБ. Выход-мощность 0,3 В-А при коэффициенте нелинейных искажений 5%. В магнитофоне есть линейный выход, на котором обеспечи­вается напряжение 300 мВ при коэффициенте нелинейных иска­жений 0 7 % Питается магнитофон от шести элементов 343 или сети через стабилизированный выпрямитель напряжением 9 В.

Принципиальная схема магнитофона представлена на рис. 3.6. Магнитофон состоит из универсального усилителя записи и вос-пппизведения на МС{, оконечного усилителя записи и выпрями­теля для индикатора на МСа, генератора тока стирания и под-магничивания и стабилизатора напряжения на МС3. Усилитель НЧ-на МС4 и двух транзисторах T1 и Т2. Работа основных трак-тов подробно рассмотрена в § 2.4.

Рис. 3.6. Принципиальная схема магнитофона на микросхемах серии К237

В режиме «Воспроизведение» сигнал снимается с универсаль­ной головки МЛ и через переключатель В{ и конденсатор С2 по-пяется на вход 14 микросхемы МСЬ усиливается шестикаскадным учителем и с вывода 5 через конденсатор С10, резисторы Ra, усилителе. попадает на вход 3 микросхемы MCt предварительного усилителя НЧ, а затем — на оконечный каскад на транзисторах Т1 и Т2.

Оптимальная АЧХ усилителя воспроизведения задается цепями R5, С6, R4, С4, R3, R7, C8, R8, L1, C12. При этом подъем нижних частот достигает 22, верхних — 15 дБ. Подъем высоких частот устанавливают резистором R&, тембр звучания — переменным ре­зистором R10. Регулировка громкости воспроизведения осуще­ствляется переменным резистором R13. Коррекция частотной ха­рактеристики усилителя НЧ осуществляется цепями C26, R22, С23, R27.

В режиме «Запись» сигнал поступает через один из входов магнитофона и далее через конденсатор С1, переключатель В1, конденсатор С2 на выход 14 микросхемы МС1, на которой выпол­нен предварительный усилитель записи. Затем сигнал через кон­денсаторы С10 и C13 подается на оконечный усилитель записи на МС2. Усиленный сигнал с выхода 7 микросхемы поступает через цепи R18, C18, R19, С22, Lz, C20 на записывающую головку МГ{.

Одновременно на эту же головку подается ток подмагничивания с выводов 4 и 5 трансформатора Tpi генератора подмагничивания и стирания. (Магнитная головка стирания МГ2 подключена парал­лельно к этим же выводам трансформатора.) Установку тока за­писи производят переменным резистором $18, уровня записи — ре­зистором R2. Ток подмагничивания регулируют резистором R20. Подъем уровня нижних частот осуществляется цепью Сц, R16 и может изменяться на 6 дБ переменным резистором Ri7, подъем уровня высоких частот — цепью L1 C12.

Стабилизатор частоты вращения двигателя представляет со­бой ключ на транзисторе Т3, регулирующий ток, протекающий че­рез обмотки электродвигателя М1, в зависимости от положения контактов центробежного регулятора. Для уменьшения уровня помех от двигателя использованы дроссели Др2, Дрз и конденса­торы С32, С3з и С34. Индикатор ИП1 в режиме записи показы­вает уровень сигнала, в режиме воспроизведения — --- напряжение пи­тания.

МИКРОСХЕМЫ ВТОРИЧНЫХ ИСТОЧНИКОВ ПИТАНИЯ

Несомненный интерес для радиолюбителей и специалистов представляют микросхемы серий К181, К142, К278, К286, К299. Они предназначены для использования во вторичных источниках питания для стабилизации напряжения. Такие устройства позво­ляют, в частности, по-новому осуществить электропитание слож­ных устройств с нестабилизированными источниками постоянного тока за счет применения индивидуальных стабилизаторов для от­дельных блоков и каскадов.

Рис. 2.28. Микросхема К181ЕН1

Микросхема К181ЕН1 (рис. 2.28) серии К181 выполнена по схеме с последовательным включением регулирующего элемента. Основные каскады стабилизатора — составной регулирующий тран­зистор (Тв, Т7), симметричный дифференциальный усилитель (TS) Тд) и источник опорного напряжения, включающий в себя стаби­литрон Дз и эмиттерный повторитель на транзисторе Ts.

Микросхема К181ЕН1 работает при нестабильном входном на­пряжении 9 — 20 В, обеспечивая стабилизированное выходное на­пряжение 3 — 15 В. Максимальный ток нагрузки не должен пре­вышать 150 мА. Коэффициент нестабильности по напряжению 7-103.

Серия К142 состоит из семи микросхем, пять из которых пред­ставляют собой различные сочетания четырех диодов.

                                                   

Рис. 2.29. Стабилизатор напряже­ния на микросхеме К142ЕН1  Рис. 2.30. Микросхема К299ЕВ1

Микросхемы К142ЕН1 и К142ЕН2 — регулируемые стабилизато­ры напряжения. Каждую микросхему выпускают в четырех модификациях. Среди них стабилизаторы с коэффициентом нестабиль­ности по напряжению 0,1; 0,3 или 0,5 %, с коэффициентом не­стабильности по току 0,2; 0,5; 1 и 2 %. Нижний предел диапазона регулировки напряжения 3 или 12 В, а верхний 12 или 30 В. Пример построения стабилизатора напряжения на микросхеме К142ЕН1 приведен на рис. 2.29.

Микросхемы серии К278 обеспечивают при выходном напря­жении 12 В и выходном токе 2,5 А коэффициент пульсации ме­нее 0,012.

Серия К299 предназначена для создания выпрямителей с ум­ножением напряжения. Выходное напряжение 2000 — 2400 В. Вы­ходной ток 200 мкА. На рис. 2.30 приведена схема выпрямительной микросхемы К299ЕВ1,

НЕКОТОРЫЕ ОСОБЕННОСТИ ПОСТРОЕНИЯ АНАЛОГОВЫХ УСТРОЙСТВ НА МИКРОСХЕМАХ

Использование выпускаемых промышленностью микро­схем широкого применения для создания аналоговых радиоэлек­тронных устройств требует учета целого ряда особенностей, свя­занных с реализованными в микросхемах решениями, с номенкла­турой микросхем и их параметрами, с конструктивно-технологи­ческим уровнем производства.

Интегральные микросхемы позволяют на более высоком уровне использовать функционально-узловой метод проектирования. Этот метод основан на широком применении при разработке аппаратуры типовых функциональных узлов, в качестве которых могут высту­пать как отдельные микросхемы, так и несколько микросхем, вы­полняющих определенное преобразование сигнала.

Аналоговые микросхемы выпускают, как правило, функциональ­но-незавершенными. Это обусловлено большим разнообразием схем аналоговых устройств, необходимостью использования микросхем на различных частотах, с различными видами нагрузки, а также отсутствием в микросхемах конденсаторов и катушек индуктив­ности больших номиналов. Для удовлетворения высоких требова­ний по селективности и подавлению различных побочных излуче­ний радио и телевизионных устройств в усилителях ВЧ, ПЧ и пре­образователях используют внешние катушки и конденсаторы, а так­же пьезокерамические и кварцевые фильтры. Перспективны методы создания избирательных цепей на основе элементов R и С в соче­тании с усилителями (активные RС-фильтры). Опубликованы ре­зультаты разработки микросхемы гиратора, позволяющего создавать искусственные индуктивности от 1 мГн до 100 Гн с доброт­ностью от 30 до 500.

С другой стороны, при создании единичных образцов аппара­туры на функционально-незавершенных микросхемах радиолюбитель имеет возможность наиболее эффективно использовать микросхемы в конкретном варианте их включения путем тщательного подбора внешних элементов. При построении трактов аналоговых устройств на нескольких микросхемах возникает задача их согласования и согласования с другими компонентами (трансформаторами, фильт­рами, контурами).
Для облегчения решения задачи согласования желательно применять микросхемы одной серии.

Применение микросхем часто вызывает изменение установив­шихся принципов построения трактов аналоговых устройств. На­пример, вместо покаскадного использования селективных компонен­тов наиболее часто применяют сосредоточенную фильтрацию сигна­ла после нескольких каскадов широкополосного усиления.

Важную роль при создании аппаратуры на микросхемах приоб­ретают вторичные источники питания. Появление специальных ми­кросхем (см. гл. 2) позволило осуществлять стабилизацию напря­жения питания отдельных каскадов. Одновременно такие микро­схемы обеспечивают фильтрацию напряжения и развязку каскадов по цепям питания, что обычно производилось с помощью дроссе­лей, резисторов и конденсаторов большой емкости.

При использовании микросхем в большей взаимосвязи, чем при конструировании устройств на транзисторах, должны решаться схе­мотехнические и конструктивно-технологические вопросы. Это отно­сится к расположению микросхем и радиокомпонентов на печатной плате, мерам по исключению самовозбуждения, уменьшению наво­док, отводу тепла и ряду других вопросов, которые рассмотрены в гл. 6.

Новые возможности для радиолюбителей открывает примене­ние интегральных микросхем операционных усилителей. В сочета­нии с внешними компонентами операционные усилители позволяют реализовать большое количество функций по преобразованию сиг­налов, встречающихся в аналоговых устройствах. Это быстро раз­вивающееся и принципиально новое направление в радиолюбитель­ской практике.

Применение интегральных микросхем позволяет реализовать ряд более сложных схемных решений. Например, при использова­нии амплитудной модуляции в настоящее время нельзя получить высокое качество приема музыкальных передач, особенно в KB диапазоне. По этой причине в настоящее время получает широкое распространение ЧМ вещание в УКВ диапазоне. Применяя коге­рентный детектор в сочетании с системами АРУ и АПЧ, можно получить значительно большее отношение сигнал/шум, хорошее качество приема при больших замираниях сигнала, лучшую много­сигнальную селективность.


Однако такая аппаратура отличается высокой сложностью, и ее массовое производство возможно только на основе использования интегральных микросхем.

Главное преимущество интегральной технологии — возможность изготовления большого количества идентичных по параметрам транзисторов и резисторов, причем стоимость этих элементов почтя не зависит от их числа в микросхеме. Поэтому, если раньше раз­работчики старались сократить в устройствах число компонентов, особенно активных (ламп, транзисторов), то при конструировании аппаратуры на микросхемах возник совершенно новый подход, ко­торый заключается в использовании микросхем с возможно боль­шей степенью интеграции, если даже это приводит к более слож­ным схемотехническим решениям. При таком подходе существенно повышается надежность устройств, их эксплуатационные удобства, уменьшаются масса и габаритные размеры.

Применение микросхем с повышенным уровнем интеграции по­зволяет осуществлять самые сложные технические решения и иметь при этом максимально достижимые параметры радиоаппа­ратуры в прежних габаритных размерах. Например, разрабаты­ваются квадрофонические радиоприемники, магнитофоны и элек­трофоны, которые позволяют передавать глубину объемного зву­чания. С применением микросхем стало возможным создание лю­бительского переносного радиоприемника с параметрами, которые раньше достигались только в профессиональных радиоприемниках. Такой радиоприемник может иметь практически все радиовеща­тельные и радиолюбительские диапазоны, кроме станций с ампли­тудой и частотной модуляцией, обеспечивать прием радиостанций, работающих на одной боковой полосе, а также в режиме частот­ного или амплитудного телеграфирования. Иметь такой малогаба­ритный радиоприемник — мечта многих радиолюбителей.

Далее показаны некоторые возможности применения отече­ственных микросхем для создания радиоприемников, магнитофонов и телевизоров. Ознакомление с приведенными примерами поможет радиолюбителям учесть опыт других разработчиков при создании собственных конструкций.

ОБЩАЯ ХАРАКТЕРИСТИКА

Компактная микроэлектронная память находит широкое при­менение в самых различных по назначению электронных устрой­ствах.

Понятие «память» связывается с ЭВМ и определяется как ее функциональная часть, предназначенная для записи, хранения и выдачи данных. Комплекс технических средств, реализующий функ­цию памяти, называется запоминающим устройством (ЗУ). Полупро­водниковая микросхема памяти в общем случае представляет собой и функционально, и конструктивно часть ЗУ, поскольку, как будет показано далее, для построения ЗУ требуется набор микросхем памяти.

Микросхема памяти содержит выполненные в одном полупро­водниковом кристалле матрицу-накопитель, представляющую собой совокупность элементов памяти (ЭП), и функциональные узлы, не­обходимые для управления матрицей-накопителем, усиления сигна­лов при записи и считывании, обеспечения режима синхронизации. Функции ЭП обычно выполняют или триггер (в статических ЗУ), или электрический конденсатор (в динамических ЗУ). Элемент памя­ти может хранить один разряд числа, т. е. один бит информации. Элементы памяти расположены на пересечениях т строк и n столб­цов матрицы (рис. 5.8), так что их общее число равно произведе­нию тп. Для обращения к нужному ЭП (выборки ЭП) сигналами единичного уровня возбуждаются адресные шины строки и столбца, на пересечении которых находится данный ЭП. На всех остальных адресных шинах должны быть сигналы нулевого уровня. Такая система адресации информации (выборки ЭП) при обращении к на­копителю получила название двухкоординатной.

Рис. 5.8. Струк­турная схема мик­росхемы памяти К155РУ1

Рис. 5.9. Запоминающее устройство 16X4 бит на микросхе­мах К155РУ1

Формирование сигналов выборки производится дешифратором кода адреса, который может быть внешним для микросхемы памяти (рис. 5.9) или ее внутренним функциональным узлом (рис. 5.12).

Элемент памяти выбирается для того, чтобы в него записать О или 1, либо считать хранящуюся в нем информацию.
Особого внимания специалистов и радиолюбителей заслуживают серии, объединяющие наиболее универсальные по своим функцио­нальным возможностям микросхемы — операционные усилители (§ 2.8). Каждый операционный усилитель может служить основой для большого числа узлов, относящихся к различным функциональ­ным подгруппам и видам.

Таблица 2.1

Подгруппы

Серии

101

118

119

122

123

124

129

140

142

143

1-18

149

153

162

167

168

174

175

177

181

190

198

218

219

224

Г енераторы

+

+

+

+

Детекторы

+

+

+

+

Коммутаторы и ключи

+

+

+

+

+

+

+

+

Многофункциональные схемы

+

+

+

Модуляторы

+

+

+

Наборы элементов

+

+

+

+

+

Преобразователи

+

+

+

Вторичные источники питания

+

+

+

Устройства селекции и сравне­ния

+

+

Усилители

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

+

Подгруппы

Серии

226

228

235

237

245

24Э

263

265

275

284

288

209

435

504

5L3

521

544

553

597

710

722

740

743

762

Генераторы

+

+

Детекторы

+

+

Коммутаторы и ключи

+

+

+

+

+

+

+

+

+

Многофункциональные схемы

+

+

Модуляторы

+

+

Наборы элементов

+

+

+

+

Преобразователи

+

+

+

+

+

Вторичные источники питания

+

+

+

Устройства селекции и сравне-

+

+

+

+

+

ния

Усилители

+

+

+

+

+

+

+

+

+

+

+

+

+

+

 

Для характеристики микросхем различных серий и для сравни­тельной оценки микросхем, относящихся к одному виду, в основном используют совокупности функциональных параметров. Однако в инженерной и радиолюбительской практике важную роль играют и такие факторы, как напряжение питания, конструктивное оформ­ление, масса, предельно допустимые условия эксплуатации микросхем. Часто именно они имеют решающее значение при выборе эле­ментной базы для конкретной аппаратуры.

Данные по напряжению питания приведены в табл. 2.2, из ко­торой видно, что для питания микросхем используются различные номинальные значения напряжений положительной и отрицательной полярности. При этом допуск в большинстве случаев составляет 4-10%. Исключение составляют микросхемы серий К140, имеющие допуск ±5 %, часть микросхем серии К224 с допусками ±5, ±20 и ±25 % микросхемы серии К245 с допуском ±20 %, а также ча­стично микросхемы серий 219, К224, 235 и К237, нормально рабо­тающие при изменении напряжений в более широких пределах.

 

Таблица 2.2

Серия	Uном, В	До­пуск, %	Серия	Uном, В	До­пуск, %
101	— 6,3; — 3; 3; 6,3; 9	+ 10	219	5	+ 10
118	— 6,3; — 4; — 3; 3; 4;	+ 10	224	3 — 3,6; 3,6 — 9; 5,4 — 9;
	6,3; 12,6			5,4 — 12
119	— 6,3; — 3; 3; 6,3; 12	+ 10		3	+ 5
122	— 6,3; — 4; — 3; 3; 4;	+ 10		— 30; — 24; — 6,3; 3,4;	+ 10
	6,3; 12,6			6,3; 12; 15; 24; 200
123	6,3	+ 10		9	+20
124	15			4	+25
129 140	15 — 18; — 15; — 12,6;	±5	226 228	— 9; — 6,3; 6; 12,6 — 6,3; 6,3	±10 + 10
	— 12; -хб.З; 6,3; 12;		235	6,3	+ 10
	12,6; 15; 18		237	5; 6	+ 10
142	9 — 20; 40	+ 10		5 — 10; 6 — 10; 5,6 — 10;
148 149	— 24; — 12; 3; 12; 24 3; 5; 12,6	+ 10 + 10		7,2 — 15; 3,6 — 10; 3,6 — 6; 4,5 — 5,5
153	— 15; 15	+ 10	245	6	+20
162	30			12	+ 10
167	— 12	+ 10	265	— 6,3; 6,3	+ 10
174	— 12; 6,9; 12; 15	+ 10	284	— 15; — 12; — 9; — 6;	±10
175	6; 6,3	+ 10		6,9; 12; 15
177	— 12,6; — 6,3; 6,3;	+ 10	435	6	+ 10
	12,6		504	— 12	+ 10
181	9 — 20		722	— 6,3; — 4; — 3,3; 4;	— ! — + 10
190	— 30			6,3; 12,6
198	— 6,3; 6,3	+ 10	740	— 15; 15	+ 10
218	6,3	+ 10

Таблица 2.3

Серия	Тип корпуса	Серия	Тип корпуса
224	115.9-1	101, 124, 140, 153,	301.8-2
435	111.14-1	159, 167, 504, 521
218	151.14-2	122, 140, 153, 173,	301.12-1
218, 226, 228	151.15-2	181, 190, 521
228, 265, 284	151.15-4	148	311.30-1
252, 260	157.29-1	119, 198	401.14-2
174	201.29-1	123, 162, 168, 175,	401.14-3
118, 140, 553	201.14-1	177
118, 174	201.14-6,8	149, 198	401.14-4
245	206.14-2	142	402.16-2
174	238.12-1	219, 235	„Акция"
174	238.16-2	237	„Кулон"
174	238.16-4	299	461.5-1
544	301.8-1	513	КТ-21

Различие по величине питающих напряжений во многих прак­тических случаях затрудняет или делает невозможным использова­ние в одном устройстве микросхем различных серий, даже если они отвечают требованиям по основным функциональным параметрам.

Таблица 2.4

Серия	Диапазон температур*, °С
101, 118, НО, 162, 245	— 10 — +70
153, 740	— 10— +85
224	— 30 — +50
174	— 30 — +55
237	— 30 — +70
119, 553	— 40 — +85
226, 284	— 45 — +55
142 167, 218, 228, 299, 513, 544	— 45— +70
148 149, 177, 190, 198, 504	— 45 — +85
124, 219, 235, 265	— 60 — +70
122, 123, 129, 435, 710, 740	— 60 — +85
521	— 60 — +125

* Указан температурный диапазон наиболее распространенных в практике радиолюбителей микросхем с индексом "К".

Разнообразно конструктивное оформление микросхем различных серий. Они различаются по форме, размерам, материалу корпусов, количеству и типу выводов, массе и т. д. Как видно из табл. 2.3, для рассматриваемых в настоящей главе микросхем используется 25 типоразмеров прямоугольных и круглых корпусов со штырько­выми или пленарными выводами. Часть микросхем (серий К129, К722 и др.) выпускается в бескорпусном оформлении с гибкими проволочными или жесткими выводами.


Масса микросхем в корпу­ сах колеблется от долей грамма (корпуса 401.14-2 и 401.14-3) до 17 г (корпус 157.29-1). Масса бескорпусных микросхем не превы­шает 25 мг.

По предельно допустимым условиям эксплуатации микросхемы разных серий существенно различаются.

Различие по температурному диапазону применения аналоговых микросхем показано в табл. 2.4. Очевидно, что микросхемы, харак­теризуемые нижним пределом температурного диапазона — 10 или — 30 °С, не могут быть рекомендованы для применения в переносной аппаратуре, предназначенной для работы в зимних условиях. Иног­да серьезные ограничения накладывает верхняя граница +50 или +55 °С.

По устойчивости к механическим нагрузкам микросхемы раз­личных серий близки друг к другу. Большинство микросхем выдер­живает вибрационную нагрузку в диапазоне от 1 — 5 до 600 Гц с ускорением 10 g. (Для микросхем серий К122, К123 ускорение не должно превышать 5 g, а для микросхем серий КП9 и К167 — 7,5 g.) Исключение составляют микросхемы серии К245 и часть микросхем серии К224, диапазон вибрационных нагрузок для кото­рых 1 — 80 Гц с ускорением 5 g.

Объем настоящей книги не позволяет детально рассмотреть все выпускаемые отечественной промышленностью микросхемы. Поэтому далее дана лишь краткая характеристика приведенных в табл. 2.1 серий и входящих в них микросхем с указанием основных парамет­ров, проведено сравнение микросхем по видам и более подробно проанализированы схемотехнические и функциональные особенности микросхем серий К122, К140, К224, 235, К521, которые, по мнению авторов, могут представлять наибольший интерес для широкого круга читателей. Для ряда микросхем приведены примеры типовых функ­циональных узлов.

Необходимую информацию о микросхемах других серий можно найти в каталогах, справочниках, книгах и периодической литера­туре, в первую очередь в журналах «Радио» и «Электронная про­мышленность». Пользуясь этими изданиями, следует помнить о том, что в них часто отождествляются параметры собственно интеграль­ных микросхем и параметры функциональных узлов, иногда пред­ставляющих лишь один из многих вариантов применения конкрет­ной микросхемы.При использовании ее с другими внешними эле­ментами и при иных вариантах коммутации выводов параметры узлов могут существенно отличаться от приводимых в литературе данных. Кроме того, следует заметить, что в различных источниках наблюдаются расхождения в описании отдельных микросхем при количественной оценке их параметров. Это связано с расширением номенклатуры отдельных серий и с модернизацией некоторых ми­кросхем.

ОПЕРАЦИОННЫЕ УСИЛИТЕЛИ

Особого внимания среди выпускаемых промышленностью ми­кросхем заслуживают операционные усилители (ОУ) серий К140 К153, К284, К544, К553, К710, К740 и др. Интегральные ОУ по­зволяют осуществить до сотни различных схем включения и исполь­зовать одну и ту же микросхему для создания усилителей ВЧ, ПЧ, НЧ, преобразователей, генераторов, детекторов, компарато­ров, активных фильтров и др.

Состав наиболее распространенных серий ОУ и основные па­раметры микросхем приведены в табл. 2.7.

За последние годы значительно расширена номенклатура и повышено качество как ОУ общего применения, так и микромощ­ных, быстродействующих, прецизионных и других ОУ. Благодаря совершенствованию технологии и развитию схемотехники достигну­то повышение коэффициента усиления и коэффициента подавления синфазного сигнала, расширен частотный диапазон, повышено быстродействие и входное сопротивление, уменьшены входные токи и их разности, обеспечена защита выходных каскадов млогих ОУ от перегрузки при коротком замыкании в нагрузке.

В современных ОУ широко применяют супер-|3-транзисторы (Р — несколько тысяч), двухэмиттерные транзисторы, полевые транзисторы, двухколлекторные боковые р-n-р транзисторы, яв­ляющиеся эквивалентами высокоомных генераторов стабильного тока с малыми токами эмиттера, и др.

На рис. 2.31 приведены некоторые варианты применения раз­личных ОУ.

Рассмотрение схемотехнических особенностей ОУ проведем на примере микросхем К140УД1 и К140УД7.

Микросхема К140УД1 представляет собой широкополосный операционный усилитель, принципиальная схема которого показана на рис. 2.32,а.

Усилитель состоит из входного и промежуточного дифферен­циальных усилительных каскадов, каскада смещения уровня и вы­ходного каскада. Он имеет два входа (инвертирующий — вывод 9 и неинвертирующий — вывод 10} и один выход (вывод 5). Напря­жение питания подают на выводы 1 и 7 (соответственно — Еп и +Еп). Вывод 4 — общий, а остальные используют для контроля режима или подключения внешних элементов в зависимости от конкретного применения микросхемы.

Таблица 2.7

Операционный усилитель	K', тыс.	KОС.Сф, дБ	Uсм, МВ	ДUсм/дT, мкВ/°С	Iвх, НА	ДIвх, нА	Rвх кОм	fт. МГц	Uип в	Iпот, мА
140УД1А	0,9	60	7	20	5000	1000	4	5	6,3	4,2
140УД1Б	2	60	7	20	8000	2000	4	5	12,6	8
140УД2	35	80	5	20	700	200	300	2	12,6	16
14СУД5А	0,8; 2	60	7	45	800; 1000	200	150; 100	8	6; 12	5; 10
140УД5Б	1,4;3	80	4,5	5	3600;	1500	10	14	6; 12	5; 10
					5100
140УД6А	70	80	5	20	30	10	2000		15	2,8
140УД6В	50	70	8	—	50	15	1000		15	2,8
140УД7	50	70	4	6	200	50	400	0,8	15	2,8
140УД8А	50	64	20	20	0,2	0,15	—		15	5
140УД8Б	50	64	—	100	0,2	0,15	—		15	5
140УД9	35	80	5	15	350	100	300		12,6	8
140УД10	50	80	4	—	250	50	1000.	15	15	8
140УД11	25	70	10	. —	500	300	—	15	—	8
140УД12	50	70	5	—	7,5	3	—	0,3	3-М6.5	0,03
140УД13	0,01	ПО	0,05	—	0,5	0,2	50000	0,01	15	2
140УД14	20	85	2	20	2	0,2	30000	0,5	5-4-18	0,6
153УД1	20	65	5	30	600	250	100	1	15	6
153УД2	50	70	5	20	500	200	300	1	15	3
153УДЗ	25	80	2	15	200	50	—	1	15	3,6
153УД4	5	70	5	50	400	150	200	0,7	6	0,7
153УД5А	1000	110	1,5	5	100	20	1000	0,1	15	3,5
153УД5Б	1000	100	1,5	10	100	20	1000		15	3,5
153УД6	50	80	2	15	75	15		0,7	15	3
284УД1А	20	70	10	50	1	—	5000	4	9	2,5
284УД1Б	20	70	10	50	1	—	5000	4	9	2,5
284УД1В	20	60	10	100	1	—	5000	4	9	2,5
284УД2	5	40	20	600	10	—	200000	—	6	2,5
544УД1А	50	64	20	20	0,15	0,05	1000000	1	15	3,5
544УД1Б	20	64	50	—	1	0,5	1000000	1	15	3,5
544УД1В	20	64	50	—	1	0,5	1000000	1	15	3,5
544УД2А	20	70	30	—	0,1	0,1	—	—	15	7
544УД2Б	10	70	50	—	0,5	0,5	—	—	15	7
544УД2В	20	70	50	—	1	1	—	—	15	7
553УД1А	15	—	7,5	—	1500	500	—	—	15	7
553УД1Б	10	—	7,5	—	2000	600	—	—	15	6
553УД1В	25	—	2	—	200	50	—	—	15	6
553УД2	20	—	7,5	—	1500	500	—	—	15	6
710УД1	4	70	7	50	400	150	200	1	6	6
740УД1А	15	65	7,5	30	1500	500	100	—	15	0,7
740УД1Б	12	65	2,5	—	—	—	100	—	15	4,5
740УД2	20	65	5	30	—	—	100	—	15	4,5
740УДЗ	0,4	60	10	20	8000	3000	—	5	6,3	4,5
740УД4	50	70	8	20	50	15	2000	1	15	6
740УД5	20	70	7,5	1500	500	300	1	15	3	2,8

Рис. 2.31. Варианты примене­ния микросхем ОУ:

а — источник опорного напряжения с плавной регулировкой выходного напряжения на микросхеме К544УД1; б — микрофонный усили­тель на микросхеме К153УД1А; в — усилитель мощности (50 Вт) на микросхеме К140УД7

Входной каскад выполнен по дифференциальной схеме на тран­зисторах Т1 и Т2, в общую эмиттерную цепь которых включен то-костабилизирующий двухполюсник с большим внутренним сопро­тивлением на транзисторе Т3 с термокомпенсирующим диодом (транзистор Т6 в диодном включении) в цепи базы. Основное на­значение входного каскада операционного усилителя — большое усиление дифференциального сигнала при максимально возможном подавлении синфазной помехи.

Выходной сигнал первого дифференциального каскада микро­схемы снимается с дифференциального выхода (резисторы ri и R2) и подается на второй дифференциальный каскад на транзисто­рах Т4 и Т5. Так как требования по подавлению синфазной помехи в этом каскаде ниже, чем в первом, вместо токостабилизирующего элемента в эмиттерной цепи использован резистор. Различие диф­ференциальных каскадов заключается также в отсутствии рези-стивной нагрузки в цепи коллектора транзистора 74, в которой нет необходимости при переходе от симметричного входа к несим­метричному выходу. Так как выходное напряжение каждого дифференциального каскада содержит не только полезный сигнал, но и постоянную составляющую напряжения коллектор — база транзистора, на коллекторе транзистора Т5 относительно «земли» имеется постоянное напряжение. Его необходимо нейтрализовать, сохранив передачу полезного сигнала, причем использование разделительного конденсатора недопустимо, поскольку ОУ является усилителем постоянного тока. Для решения этой задачи перед выходным каскадом помещен каскад смещения уровня на тран­зисторах Т7 и Ts. Смещение уровня происходит на резисторе R9 вследствие протекания через него коллекторного тока транзистора Т8, который использован в качестве генератора стабильного тока.


Так как резистор Rg и сопротивление коллекторного перехода транзистора Т& образуют делитель с большим сопротивлением ниж­него (транзисторного) плеча, сигнал почти без затухания посту­пает на базу транзистора Т9 выходного каскада. Компенсацию температурного дрейфа тока кол­лектора транзистора Т$ обеспе­чивает транзистор tq.

Выходной каскад ОУ на транзисторе Г9 выполнен по схе­ме эмиттерного повторителя. Он предназначен для усиления по мощности. Повышению усилении способствует положительная об­ратная связь за счет передачи части выходного напряжении с делителя R10 — R12 на эмиттер транзистора T8. Часть сигнала синфазной помехи, которая про­сачивается на выход усилителя, по цепи обратной связи воздей­ствует на базу транзисгорз T3, ослабляя действие помехи. Вклю­ченный между базами транзисто­ров Т-; и Тэ диод Д1 предназна­чен для дополнительного отбора тока при коротком замыкании на выходе усилителя.

Устойчивость работы усили­теля достигается подключением корректирующей цепи между выводами 1 и 12. На НЧ в качестве корректирующей цепи целесообразно подключить к выводу 3 кон­денсатор емкостью 0,01 мкФ.



Рис. 2.32. Микросхемы ОУ КНОУД1 (а) и КНОУД7 (б),

Микросхему К140УД1 выпускают в двух модификациях, раз­личие между которыми показано в табл. 2.7.

Микросхема К140УД7 (рис. 2.32,6) по числу каскадов, внося­щих основной вклад в обеспечение общего коэффициента усиления, относится к двухкаскадным ОУ. Входной каскад усилителя вы­полнен по сложной схеме на транзисторах Т&, Гц, Тд, Г)2 с допол­няющими проводимостями. Плечи каскада построены по схеме ОК. — ОБ. На транзисторах T2 и T20 выполнен стабилизатор раз­ности токов, что позволяет поддерживать постоянство токов вход­ного каскада. Смещение на базы этих транзисторов подано с тран­зисторов в диодном включении.

Выходное напряжение первого каскада усиливается вторым каскадом на транзисторах Т13, Т15. Каскад нагружен на параллель­но включенные внутреннее сопротивление генератора стабильного тока (на двухколлекторном транзисторе T4) и сопротивление двух-эмиттеркого транзистора Т16.

Выходной каскад ОУ выполнен на транзисторах Т$ и 722. Он работает в режиме АВ. Транзисторы Т6 и Гю обеспечивают сме­щение рабочей точки транзисторов выходного каскада. Транзисторы Т7 и T17 предназначены для защиты выходного каскада от пере­грузки. Они открываются при недопустимом увеличении падения напряжения на резисторах R3 и R4. Транзисторы Г23 и Т16 (по цепи второго эмиттера) предназначены для линеаризации амплитудной характеристики ОУ.

Конденсатор С1 полностью корректирует АЧХ ОУ. Для повы­шения скорости нарастания выходного напряжения можно умень­шить степень коррекции, подключив к выводу 8 конденсатор емко­стью 150 пФ. Для балансировки ОУ рекомендуется включить пере­менный резистор между эмиттерами транзисторов Tiu и 719 (выводы 1 и 5).

ОСНОВНЫЕ ЭТАПЫ РАЗРАБОТКИ РАДИОЭЛЕКТРОННЫХ УСТРОЙСТВ НА МИКРОСХЕМАХ

Разработка РЭА на микросхемах представляет собой процесс создания новых образцов устройств, приборов и аппаратов, удовлетворяющих заданным требованиям. Этот процесс связан с ре­шением схемотехнических, конструкторских, технологических задач. При создании сравнительно простых устройств, содержащих до нескольких десятков микросхем, в радиолюбительской практике можно в целом придерживаться приемов, которые являются обще­принятыми для построения миниатюрной аппаратуры на транзисто­рах. Однако при этом необходимо учитывать ряд особенностей, которые связаны с использованием микросхем, чтобы полностью реа­лизовать их преимущества. Что касается построения более сложной аппаратуры, то эти особенности настолько существенны, что традиционная методика проектирования претерпевает существенные изме­нения.

Рис. 8.1. Конструктивные уровни ЕС ЭВМ

Рассмотрим основные из этих особенностей. При построении устройств на микросхемах применяется функ­ционально-узловой метод. При синтезе структуры устройства этим методом его схема строится из функциональных частей, -реализуе­мых типовыми узлами. Примером таких узлов являются интеграль­ные микросхемы. Микросхемы в аппаратуре объединяются в более крупный узел — ячейку [В литературе иногда встречается другое обозначение этого узла — «субблок».]. Ячейка представляет собой конструктивно законченную сборочную единицу, состоящую из одной или несколь­ких печатных плат с микросхемами и не имеющую лицевой панели. Как правило, ячейки легкосъемны. С точностью до ячейки часто определяется место неисправности и при ремонте она заменяется новой в этих случаях ячейки называют типовыми элементами за­мены (ТЭЗ).

Несколько ячеек объединяются в блок, который имеет лицевую панель но он, как и ячейка не имеет, как правило, самостоятель­ного применения. В свою очередь блоки объединяются в шкафы, секции, стойки и т. п., имеющие уже самостоятельное применение. К последнему виду конструктивных единиц относятся также устрой­ства в виде одного блока, который можно использовать самостоя­тельно, например микроэлектронный цифровой вольтметр.

Рассмотренные уровни сборочных единиц характерны для ап­паратуры средней сложности, к которой можно отнести устройства, содержащие от 100 до 1000 микросхем первой и второй степеней интеграции (например, цифровые частотометры, вольтметры, синте­заторы частот и т. п.). Для устройств большой сложности, содер-жащих более 1000 микросхем, например ЭВМ, могут вво­диться дополнительные промежуточные уровни. Для примера на рис. 8.1 показаны конструктивные уровни ЕС ЭВМ. В таких устройствах блоки попарно объединяются в панели, а па­нели в более крупную сборочную единицу — раму.

По мере прогресса электроники и повышения степени интегра­ции микросхем количество конструктивных уровней аппаратуры бу­дет уменьшаться.

Необходимость дальнейшего повышения уровня стандартизации конструктивно-элементной базы привела в микроэлектронной аппа­ратурe к блочно-модульному методу построения. Этот метод явля­ется развитием функционально-узлового и предусматривает широкую стандартизацию и унификацию на всех конструктивных уровнях.

Блочно-модульный метод предусматривает использование готовых электронных модулей — функционально и конструктивно закончен­ных сборочных единиц, реализующих функции преобразования элек­трических сигналов и выполненных на основе унифицированной базовой несущей конструкции (БНК). Набор таких модулей пред­назначен для широкого класса РЭА.

Модули подразделяются на ряд уровней: 1 — ячейка, 2 — блок, 3 — шкаф, стойка. Для второго и третьего уровней разрабатывают­ся типовые БНК, увязанные с конструкциями как более высоких, так и более низ.:их уровней и обеспечивающие максимальную гиб­кость при конструировании аппаратуры. Модули всех уровней име­ют электрическую, информационную, программную и конструктив­ную совместимость между собой. В качестве модулей первого уров­ня используют ячейки, содержащие наиболее распространенные узлы. Для цифровой аппаратуры это центральный процессор, запо­минающее устройство, наборы триггеров и логических элементов, элементы внутреннего и внешнего интерфейса, отображения инфор­мации, преобразователи сигналов и т.


п. При построении модулей используют микросхемы различной степени интеграции, в том числе в большие интегральные схемы.

Другая особенность проектирования аппаратуры на микросхе­мах проявляется в большой сложности правильного выбора эле­ментной базы и конструктивно-технических решений. Это связано с неоднозначностью выбора вариантов построения устройства из-за широкой номенклатуры микросхем, различных степеней их инте­грации и технологии изготовления.

При проектировании аппаратуры на микросхемах возрастает сложность выбора конструкции проектируемого устройства, главным Образом в отношении объемно-массовых показателей, а также резко усиливается взаимосвязь этапов проектирования по разработке схемотехники, конструкции и технологии. Появляются новые воз­можности совершенствования характеристик аппаратуры, обуслов­ленные возможностью использования больших количеств элементов, что приводит к структурной избыточности. Указанные особенности вызывают качественные изменения традиционных и появление новых этапов проектирования аппаратуры на микросхемах.

В практике промышленного проектирования микроэлектронной аппаратуры сложилась определенная последовательность принятия решений, направленных на создание устройств с заданными функ­циональными и эксплуатационными характеристиками при мини­мальной стоимости. Радиолюбители не могут полностью заимство­вать этот опыт, поскольку в их распоряжении нет тех средств и. методов, которыми располагают разработчики промышленной аппа­ратуры. Тем не менее ознакомление с порядком и особенностями промышленного проектирования полезно, поскольку оно поможет определить рациональную последовательность собственных действий радиолюбителя при разработке микроэлектронных устройств и узлов применительно к своим возможностям.

Порядок создания РЭА в общих чертах указан в ГОСТ 2.103 — 68 и включает составление технического задания, разработку техниче­ского предложения, эскизного и технического проектов, а также рабочей документации.





Рис. 8.2. Основные этапы проектирования аппаратуры на микро­схемах

Покажем более подробно последовательность разработки РЭА на микросхемах на основании имеющегося в настоящее время опыта проектирования. При этом содержание основных этапов раскроем на примере цифровых устройств, для которых процесс проектиро­вания отработан сейчас в наибольшей степени. Некоторые особен­ности проектирования аналоговых устройств будут рассмотрены да­лее. Последовательность основных этапов проектирования РЭА на микросхемах может быть представлена в виде, показанном на рис. 8.2.

Первый этап — разработка требовании к проектируемому устройству, т. е. составление технического задания. Это задание устанавливает назначение и область применения создаваемой аппа­ратуры, а также ее основные параметры. К таким параметрам у цифровых устройств относятся: быстродействие, точность, потреб­ляемая мощность, надежность и т. п. В техническом задании ука­зывают условия эксплуатации проектируемой аппаратуры, в част» ности, пределы изменения температуры, влажности, давления, ме­ханических воздействий и др. Задание должно содержать требова­ния к конструкции (максимальную массу и габаритные размеры, допустимые тепловые режимы, необходимость герметизации и т. п.). В техническом задании, как правило, приводят технико-экономиче­ские показатели (допустимая стоимость, степень унификации и стандартизации, экономическая эффективность).

Техническое задание должно составляться с учетом фактических возможностей реализации проектируемой аппаратуры.

Второй этап — разработка структурной схемы и определение основных технических характеристик. На рассматриваемом этапе изучают существующие устройства, подобные проектируемому, и соответствующие патентные материалы. Затем проводят анализ воз­можных принципов построения, причем каждый вариант прораба­тывают до глубины, достаточной для его сравнения с другими по наиболее существенным показателям: надежности, стоимости, пер­спективности и т.


п. По результатам этого сравнения выбирают лучший вариант. Для него составляют структурную схему, устанав­ливают общие технические характеристики ее основных частей и их взаимосвязи.

Отметим, что структурные схемы микроэлектронны.х устройств, особенно реализуемых на микросхемах повышенной степени инте­грации, часто отражают не только принципы работы, но и содер­жат информацию о каналах для параллельной обработки сигналов с целью повышения быстродействия, об устройствах встроенного контроля, поканальном резервировании и т. п. Таким образом, ре­зультатом второго этапа является разработка технического пред­ложения для последующих стадий проектирования.

Третий этап — выбор элементной базы. Для дискретных устройств сначала выбирают тип логики (ТТЛ, МДПТЛ, ЭСЛ и др.). Этот выбор производят, исходя из основных требований к аппаратуре (выполняемая функция, быстродействие, потребляе­мая мощность и т. п.).

При выборе типа логики принимается во внимание структурная схема проектируемого устройства. Так, при параллельной обработке информации задержки сигналов сокращаются (можно выбрать эле­ментную базу с меньшим быстродействием), но вместе с тем уве­личивается коэффициент разветвления элементов по выходу. (Неко­торые конкретные рекомендации по выбору элементной базы при­ведены в гл. 4.)

При построении сравнительно простых устройств, содержащих менее 100 микросхем, обычно рассматривают две-три серии в вы­бранном типе логики. В этом случае ориентировочно оценивают только основные характеристики проектируемого устройства при реализации с помощью выбранных серий. Например, рассчитывают максимальную задержку сигналов в цепи с наибольшим числом последовательно срабатывающих элементов, общую мощность по­требления, стоимость и т. д. Чаще всего такую оценку можно сделать по функциональной схеме (см. четвертый этап). По резуль­татам оценки выбирают лучший вариант реализации и для него разрабатывают полную принципиальную схему, а также выполня­ют все последующие этапы проектирования (см.


рис. 8.2).

При построении сложных устройств очень важно до выбора конкретной серии определить оптимальную степень интеграции ми­кросхем, ибо от этого будет существенно зависеть надежность, стоимость, габаритные размеры и другие характеристики. Выбор оптимальной степени интеграции возможен при наличии ряда серий, имеющих общий базовый логический элемент и различающихся сте­пенью интеграции, а также при использовании микросборок [Микросборка — микроэлектронное изделие, состоящее из элементов и ком­понентов, включая микросхемы, которые имеют отдельное конструктивно-; исполнение и могут быть испытаны до сборки и монтажа. Микросборка раз­рабатывается для конкретной РЭА.].



Рис. 8.3. Зависимость относитель­ной технико-экономической эффек­тивности от уровня интеграции микросхем (1 — толстопленочные гибридные микросхемы; 2 — тон­копленочные гибридные микро­схемы)

Существует несколько критериев для определения оптимальной степени интеграции, например минимальная удельная стоимость элементарной логической схемы — вентиля, максимальная универ­сальность логических элементов. Используют также метод, основанный на обеспечении требуемой надежности контактных соединений.

Наиболее обоснованно степень интеграции выбирается по тех­нико-экономической эффективности Э, определяемой соотношением Э = ТРМИ/3, где Tр — ресурс аппаратуры; 3 — затраты на ее изготов­ление и эксплуатацию; nk — исходная сложность проектируемого устройства, оцениваемая количеством простейших логических эле­ментов, при уменьшении которого уже нельзя обеспечить функцио­нирование устройства (определяется ориентировочно из статистики по предыдущим разработкам подобной аппаратуры).

При использовании последнего критерия оптимальная степень интеграции определяется в зависимости от вида технологии, типа конструкции блоков и ряда других факторов. Для иллюстрации на рис. 8.3 приведены зависимости относительной технико-экономиче­ской эффективности от количества J вентилей в микросхеме для двух различных вариантов технологии.


Эти кривые получены при проектировании одной из вычислительных машин. Из рис. 8.3 сле­дует, что для данной разработки оптимальна степень интеграции, соответствующая 48 элементам при использовании толстопленочной технологии [41].

Выбор оптимальной степени интеграции с учетом различных факторов предусматривает рассмотрение большого количества ва­риантов. При этом разработка каждого из них до принципиальной схемы практически невозможна, поэтому в данном случае исполь­зуют ориентировочные оценки, исходя из основных данных аппара­туры.

Расчет эффективности проводят с использованием главным об­разом эмпирических формул, полученных при обработке стати­стических данных по различным типам уже разработанной аппа­ратуры. При этом проектируемое устройство представляется построенным на однотипных по конструкции и степени интеграции микросхемах.

Задаваясь различными степенями интеграции, видами конст­рукции аппаратуры и другими параметрами, оценивают эффектив­ность различных вариантов и определяют предпочтительный. После предварительной оценки вариантов выбирают микросхемы, уровень интеграции и другие параметры которых наиболее близки к най­денным в результате расчетов.

Таким образом, при использовании рассматриваемого критерия на данном этапе проектирования не только выбирают элементную базу, но и в общих чертах разрабатывают конструкцию, т. е. фак­тически создают эскизный проект. Этот проект позволяет судить о типе и числе ячеек и блоков, габаритных размерах всего устрой­ства, ориентировочной стоимости и ряде других показателей, что является основанием для последующих этапов технического проек­тирования.

Четвертый этап — разработка в выбранном логическом базисе функциональной схемы, которая полностью отражает характер, а также последовательность работы устройства.

Методы синтеза функциональных схем дискретных устройств разработаны достаточно хорошо. Синтез может проводиться в ло­гическом базисе элементов И, ИЛИ, НЕ с последующим переходом к реализации в базисе выбранной серии (И — НЕ, И — ИЛИ — НЕ, ИЛИ — НЕ и т.


д.) или непосредственно в заданном базисе.

Основной критерий синтеза функциональных схем аппаратуры на интегральных микросхемах — минимизация числа микросхем и их внешних соединений. Сложность каждой микросхемы — в дан­ном случае не лимитирующий фактор. Другой критерий — функцио­нальная однородность, т. е. максимальное использование элементов с одинаковыми функциями. Это обусловливает унификацию схемы, что, в свою очередь, ведет к снижению ее стоимости.

В цифровой аппаратуре обычно можно выделить типовые функ­циональные структуры (дешифраторы, триггеры, счетчики, распреде­лители, регистры, устройства памяти и др.), которые заранее син­тезированы в базисе выбранных микросхем (примеры реализации перечисленных структур приведены в гл. 4). При использовании микросхем повышенной степени интеграции необходимость в синте­зе указанных типовых структур иногда отпадает, поскольку они могут входить в состав серий.

Пятый этап — разработка принципиальной схемы. На данном этапе проводят электрический расчет всех элементов, которые нель­зя было реализовать с помощью выбранных серий общего приме­нения. Здесь же окончательно разделяют схему на части: а) реали­зуемые с помощью выбранных серий общего применения; б) реа­лизуемые с помощью новых специализированных микросхем (ми­кросборок); в) реализуемые на основе дискретных компонентов (блоки питания, фильтры, устройства сопряжения с исполнитель­ными элементами и т. д.). Дискретные компоненты используют в первую очередь в тех случаях, когда интегральные микросхемы из-за технологических или других ограничений не могут обеспечить требуемых параметров. В табл. 8.1 приведены границы областей применения дискретных резисторов и конденсаторов в аппаратуре на гибридных (в числителе) и полупроводниковых (в знаменателе) микросхемах. Катушки индуктивности обычно используют в виде дискретных компонентов при любых номинальных значениях. Ис­ключение составляют лишь случаи использования пленочных кату­шек индуктивностью до 20 мкГн в гибридных микросхемах.


Возможно также применение электронных эквивалентов катушек индуктивности — гираторов.

Таблица 8.1

Параметр	Резистор	Конденсатор
Номинальное значение, более	500	50000
100 к0м	500 11ф
Допуск, %, кенее	1 20	5 20
Температурный коэффициент, 1/0Сх10в, менее	50	50
1000	500
Частота, МГц, более	1000	500
100	100

Рис. 8.4. Зависимость числа вы­водов от сложности ячейки (1 — число внешних выводов ячейки; 2 — общее число выводов микро­схем; 3 — число выводов, прихо­дящихся на одну микросхему)

В результате рассмотренного этапа получают принципиальную схему и технические требования на разработку микросхем специа­лизированного применения. На принципиальной схеме показывают все интегральные микросхемы с обозначением выводов, а также соединения и навесные элементы. (Примеры принципиальных схем цифровых устройств приведены в гл. 6, 7.)

Шестой этап — расчленение элементов принципиальной схемы на ячейки. Основным критерием при расчленении является мини­мальное число внешних выводов ячейки при ее максимальной слож­ности и функциональной законченности. Это обусловлено тем, что интенсивность отказов подвижных контактов примерно на порядок превышает интенсивность отказов паяных соединений на печатной плате.

Зависимость числа внешних связей Nвн от числа микросхем пм в ячейке, полученная в результате обобщения фактических данных, показана на рис. 8.4 (кривая 1). На этом же графике приведены кривые 2 и 3, характеризующие соответственно суммарное число вы­водов микросхемы JVM, и число внешних связей, приходящихся на одну микросхему. Из графиков следует, что, с точки зрения умень­шения числа внешних контактных соединений, следует стремиться к увеличению числа микросхем в ячейках. Однако их увеличение снижает универсальность и повторяемость ячеек, что очень су­щественно для ЭВМ. Поэтому приходится принимать компромиссное решение.

При расчленении устройства на ячейки и определении их раз­меров принимаются также во внимание технологические возможно­сти изготовления ячеек с двусторонним расположением контактов.


Малая длина разъемов не позволяет иметь достаточно контактов, что исключает возможность получения функционально законченных узлов. Чрезвычайно большое число контактов приводит к усложне­нию конструкции разъема.

Если на плате можно расположить несколько функциональных узлов, то устройство расчленяют так, чтобы узлы, связанные боль­шим числом соединений, оказались в одной ячейке.

Одним из способов уменьшения числа внешних соединений является введение избыточности в ячейки. Пример, который по­ясняет этот способ, приведен на рис, 8.5,«, где показана схема, содержащая устройство памяти и счетчик, расположенные в разных ячейках. Для соединения рассматриваемых узлов требуется восемь контактов. При введении дополнительных инверторов в ячейку па­мяти (рис. 8.5,6) число внешних контактов уменьшается в 2 раза. Другой критерий расчленения — максимальная повторяемость функций внутри ячейки. Это обеспечивает простоту, максимальную плотность и минимальную площадь монтажных соединений, а также удобство эксплуатации. Кроме того, при расчленении устройства на ячейки учитывают необходимость обеспечения минимального време­ни для диагностики неисправностей.

Число микросхем в ячейках должно быть примерно одинако­вым, оно определяется размерами ячеек, микросхем и шагом их установки. Как показывает опыт проектирования с учетом всех пе­речисленных факторов, число микросхем, размещаемых на печатной плате, обычно не превышает 100.

Седьмой этап — разработка специализированных микросхем или микросборок (если есть потребность). При этом выбирают техно­логию, размеры подложек, схемы соединений. Чаще всего специали­зированные микросхемы выполняют по гибридной технологии с ши­роким использованием бескорпусных микросхем, транзисторов, дио­дов, навесных конденсаторов.



Рис. 8.5. Использование избыточности для сокраще­ния числа внешних соединении

Восьмой этап — конструктивно-технологическая разработка ап­паратуры.

Задача данного этапа — создание конструкции, которая имела бы минимальный объем, обеспечивала бы необходимый тепловой режим, кратчайшую длину соединений и малые паразитные взаимо­связи между элементами, удобство эксплуатации и ремонта.


При этом должны быть максимально использованы унифицированные и стандартные элементы конструкции, а также типовые технологиче­ские процессы.

Конструирование аппаратуры как на аналоговых, так и на циф­ровых микросхемах включает следующие основные этапы: разра­ботку топологии печатных плат, размещение на них микросхем, конструирование ячеек и блоков, обеспечение связей между ними. Значение этапа конструирования при построении аппаратуры на микросхемах очень велико, потому что именно такие элементы кон­струкции, как платы, элементы крепления и теплоотвода, штепсель­ные разъемы, кабели и т. п., в значительной мере определяют объем и массу аппаратуры. Так, для устройств типа ЭВМ за счет кон­структивных деталей число элементов и компонентов в единице объема аппаратуры уменьшается в 100 раз и более по сравнению с пчетностью размещения элементов и компонентов в микросхемах.

Вопросам конструирования микроэлектронных устройств, кото­рое значительно отличается от конструирования аппаратуры на дис­кретных компонентах, посвящен следующий параграф.

Процесс проектирования завершают разработкой комплекта ра­бочей конструктивно-технологической документации, по которой изготовляют опытный образец аппаратуры.

Приведем несколько замечаний к основным этапам проектиро­вания аппаратуры на микросхемах.

Этапы проектирования, указанные на рис. 8.2, соответствуют в основном созданию аппаратуры средней и большой сложности. Для простых устройств последовательность проектирования может быть упрощена, например, могут быть исключены этапы 7 и 8.

Показанный процесс проектирования рассмотрен в виде после­довательного проведения этапов. Однако следует иметь в виду на-чичие многочисленных обратных связей между этапами (рис. 8.2), так что фактически аппаратуру проектируют путем последователь­ных уточнений. Например, принципиальную схему, разработанную на пятом этапе могут корректировать после разработки специализиро-ванных микросхем. Введение избыточности, в частности поканально-го резервирования, на четвертом этапе может вызвать изменение структурной схемы аппаратуры и необходимость возврата ко вто­рому этапу После разработки функциональной схемы может также измениться и серия для реализации устройства.


Таким образом, поопесс проектирования электронной аппаратуры на микросхемах достаточно сложен и связан с оценкой и сравнением многочислен­ных вариантов. Особенно трудоемки этапы выбора элементной базы учетом конструктивно-технологических факторов, разработки (Ьунгционачьной схемы, проектирования микросхем специализированного применения, конструктивно-технологической разработки аппаратуры.

Таблица 8.2

этапа	Содержание этапа	Операция, рыггллняемая с помощью ЭВМ
1	Разработка требова­ний к проектируемой .аппаратуре	—
2	Разработка структур­ной схемы	Моделирование при проверке струк­турной схемы
3	Выбор элементной базы	Частные задачи, например выбор серии и степени интеграции, в том числе и с учетом конструктивно-тех­нологических факторов для уст­ройств типа ЭВМ
4	Разработка функцио­нальной схемы	Синтез функциональных схем на заданных логических элементах
5	Построение принципи­альных схем	Переход от функциональной к прин­ципиальной схеме. Моделирование схемы
6	Расчленение аппара­туры на ячейки	Выбор геометрических размеров ячеек и блоков. Распределение ми­кросхем по печатным платам с уче­том минимальной длины соединений
7	Разработка специа­лизированных микро­схем и ммкросборок	Разработка логической и принципи­альной схем, расчет параметров эле­ментов, проектирование топологии, разработка тестов для проверки, со­здание конструкторской документа­ции
8	Конструкторско-тех-нологическая разра­ботка	Проектирование печатных плат, трассировка соединений, разработка тестов для проверки, создание кон­структорской документации

Сложность и трудоемкость процесса проектирования микроэлек­тронных устройств привели к необходимости перехода от общепри­нятых эмпирических приемов конструирования, зачастую опираю­щихся на субъективные оценки и интуитивные соображения разработчиков, к более рациональным методам, основанным на использовании ЭВМ.



В табл. 8.2 показаны операции, выполняемые в настоящее вре­мя с помощью ЭВМ.

Полностью автоматизировать процесс проектирования аппара­ туры пока не представляется возможным, однако для наиболее трудоемких этапов (5, 6, 8) существуют системы комплексной авто­матизации, начиная от построения принципиальной схемы до пред­ставления топологии печатных плат я всех соединений в виде чер­тежей, а также соответствующего кода на носителях информации (перфоленты, перфокарты) для последующего автоматического изго­товления фотошаблонов, которые используются для металлизации и диффузии.

Применение ЭВМ дает большой выигрыш во временя и в ка­честве проектирования. Например, даже при построении сравнитель­но простой печатной платы с 32 микросхемами получен выигрыш во времени в 40 раз, а в длине проводников, что существенно для быстродействия, в 2 раза.

Проектирование аналоговой аппаратуры имеет ряд особенно­стей, основными из которых являются следующие. При построении аналоговой аппаратуры используют более широкую номенклатуру микросхем, чем в цифровых устройствах. Это обусловлено в пер­вую очередь большим многообразием функций, выполняемых ана­логовой аппаратурой и ее узлами. Указанная особенность опреде­ляет необходимость широкого использования микросхем специализи­рованного применения и микросборок, разработанных с учетом спе­цифики проектируемых устройств.

Аналоговые микросхемы в отличие от цифровых характеризуют­ся большим числом параметров. В справочных данных, как правило, приводится ограниченное число параметров, соответствующих глав­ным образом одному из частных вариантов использования микро­схем. Поэтому при проектировании новой аппаратуры нередко тре­буется дополнительная информация о параметрах микросхем. На­пример, для использования преобразователя частоты 2ПС351 в при­емных устройствах, кроме приведенных в справочниках данных, необходимо знать следующие параметры: крутизну преобразования на различных частотах, коэффициент подавления напряжения гете­родина, коэффициенты шума и нелинейных искажений, динамиче­ский диапазон и т.


п.

Информация, недостающая для проектирования, может быть получена экспериментальным или расчетным путем.

Недостаток информации о параметрах аналоговых микросхем часто создает затруднения при решении вопросов выбора элемент­ной базы, а также согласования микросхем между собой и с други­ми элементами схемы. Эти затруднения наиболее заметны при использовании микросхем различных серий. Поэтому для решения вопросов согласования и выбора режима работы микросхем широко используют макетирование отдельных узлов аналоговой аппарату­ры, а также их моделирование на ЭВМ.

К стабильности и разбросу параметров аналоговых микросхем предъявляют более жесткие требования, чем к цифровым микро­схемам. Указанную особенность необходимо учитывать на этапе вы­бора серии микросхем для реализации проектируемого устройства.

В аналоговой аппаратуре шире, чем в цифровой, применяют навесные дискретные компоненты. Причинами этого являются огра­ниченные возможности изготовления конденсаторов и катушек ин­дуктивности в интегральном исполнении, а также необходимость использования микросхем на различных частотах, с разными видами нагрузки и напряжения питания. Особенно широко используют ди­скретные компоненты с универсальными микросхемами,

---

---